纪禄平-计算机组成原理(第4版)PPT 5.3-直接程序传送
合集下载
计算机原理(第4版)中职PPT完整全套教学课件精选全文
在书写十六进制数时，若最高位是字母时必须在其前 面加0，以免与英文单词混淆。例如：F9H应写成0F9H。
1．2．2 各种数制的相互转换 1．二进制和十进制数间的转换 (1)二进制数转换成十进制数： 只要把欲转换数按权展开后相加即可 。例如：
11010.0lB＝1×24十1×23十1×21十1×2-2 ＝26.25
2) 补码的表示： 在补码表示法中，正数的补码与原码相同； 负数的补码则是符号位为“1”，数值部分 按位取反后再在末位(最低位)加1。
补码在微型机中是一种重要的编码形 式，请注意如下事项：
① 采用补码后，计算机中有符号数一般采用补码表 示。
② 正数的补码即是它所表示的数的真值，而负数的 补码的数值部分却不是它所表示的数的真值。
方法2：规定小数点固定在最低数值位之后， 机器中能表示的所有数都是整数。
因为实际数值很少有都是小数或都是整数 的，所以定点表示法要求程序员做的一件 重要工作是为要计算的问题选择“比例因 子”。
1.4.2 浮点法
任意一个二进制数N总可以写成下面的形式：
N=±d，指明数的全 部有效数字，前面的符号称作数符 。
计算机原理
第1章数字设备中信息的表示方法
本章要点： ➢ 掌握微型计算机的特点和用途； ➢ 掌握数字设备中数的表示方法和各种进制间
的转换方法； ➢ 掌握原、补、反码的概念； ➢ 初步掌握数字设备中常用的编码。
1.1微型计算机概述
只是做一般性的介绍，应突出应用是发展 的生命。 1．1．1 微型计算机的特点和发展 1．体积小、重量轻 2．价格低廉 3．可靠性高、结构灵活 4．应用面广
(2)十进制数转换成二进制数：本转换过程是 上述转换过程的逆过程，但十进制整数和 小数转换成二进制的整数和小数的方法是 不相同的。
1．2．2 各种数制的相互转换 1．二进制和十进制数间的转换 (1)二进制数转换成十进制数： 只要把欲转换数按权展开后相加即可 。例如：
11010.0lB＝1×24十1×23十1×21十1×2-2 ＝26.25
2) 补码的表示： 在补码表示法中，正数的补码与原码相同； 负数的补码则是符号位为“1”，数值部分 按位取反后再在末位(最低位)加1。
补码在微型机中是一种重要的编码形 式，请注意如下事项：
① 采用补码后，计算机中有符号数一般采用补码表 示。
② 正数的补码即是它所表示的数的真值，而负数的 补码的数值部分却不是它所表示的数的真值。
方法2：规定小数点固定在最低数值位之后， 机器中能表示的所有数都是整数。
因为实际数值很少有都是小数或都是整数 的，所以定点表示法要求程序员做的一件 重要工作是为要计算的问题选择“比例因 子”。
1.4.2 浮点法
任意一个二进制数N总可以写成下面的形式：
N=±d，指明数的全 部有效数字，前面的符号称作数符 。
计算机原理
第1章数字设备中信息的表示方法
本章要点： ➢ 掌握微型计算机的特点和用途； ➢ 掌握数字设备中数的表示方法和各种进制间
的转换方法； ➢ 掌握原、补、反码的概念； ➢ 初步掌握数字设备中常用的编码。
1.1微型计算机概述
只是做一般性的介绍，应突出应用是发展 的生命。 1．1．1 微型计算机的特点和发展 1．体积小、重量轻 2．价格低廉 3．可靠性高、结构灵活 4．应用面广
(2)十进制数转换成二进制数：本转换过程是 上述转换过程的逆过程，但十进制整数和 小数转换成二进制的整数和小数的方法是 不相同的。
计算机组成原理完整第4章PPT课件
储器中（由变址寄存器和位移量决定）所以是RS型指令。
21
精选课件
2021/6/9
4.3 指令和数据的寻址方式
在存储器中，操作数或指令字写入或读出的方式， 有地址指定方式、相联存储方式和堆栈存取方式。
当采用地址指定方式时，寻找指令或操作数有效 地址的方式 指令寻址
顺序寻址 跳跃寻址
操作数寻址
PC存放下一条指令的地址
23
精选课件
2021/6/9
跳跃寻址
目标地址－＞PC
当程序中出现分支或循环时，就会改变程序的执 行顺序。此时对指令寻址就要采取跳跃寻址方式。
所谓跳跃，就是指下条指令的地址不是通过程序 计数器PC当前值获得的，而是由指令本身给出。
跳跃的处理方式是重新修改PC的内容。然后进入 取指令阶段。
11
精选课件
2021/6/9
4.2.2 地址码(AC)
(3)二地址指令 (A1) OP (A2) -> A1
(4)三地址指令 (A1) OP (A2) -> A3
A1为被操作数地址，也称源操作数地址； A2为操作数地址，也称终点操作数地址； A3为存放结果的地址。 A1，A2，A3可以是内存中的单元地址，也可以是运算器
n=2L 定长指令、变长指令（固定位数和可变位数）
9
精选课件
2021/6/9
4.2.2 地址码(AC)
地址码通常指定参与操作的操作数的地址或操作数本身 地址码包括被操作数，操作数，操作结果
三地址格式 操作码
二地址格式 操作码
一地址格式 零地址格式
操作码 操作码
Ａ1
Ａ2
Ａ3
Ａ1
Ａ2
Ａ1
10
精选课件
21
精选课件
2021/6/9
4.3 指令和数据的寻址方式
在存储器中，操作数或指令字写入或读出的方式， 有地址指定方式、相联存储方式和堆栈存取方式。
当采用地址指定方式时，寻找指令或操作数有效 地址的方式 指令寻址
顺序寻址 跳跃寻址
操作数寻址
PC存放下一条指令的地址
23
精选课件
2021/6/9
跳跃寻址
目标地址－＞PC
当程序中出现分支或循环时，就会改变程序的执 行顺序。此时对指令寻址就要采取跳跃寻址方式。
所谓跳跃，就是指下条指令的地址不是通过程序 计数器PC当前值获得的，而是由指令本身给出。
跳跃的处理方式是重新修改PC的内容。然后进入 取指令阶段。
11
精选课件
2021/6/9
4.2.2 地址码(AC)
(3)二地址指令 (A1) OP (A2) -> A1
(4)三地址指令 (A1) OP (A2) -> A3
A1为被操作数地址，也称源操作数地址； A2为操作数地址，也称终点操作数地址； A3为存放结果的地址。 A1，A2，A3可以是内存中的单元地址，也可以是运算器
n=2L 定长指令、变长指令（固定位数和可变位数）
9
精选课件
2021/6/9
4.2.2 地址码(AC)
地址码通常指定参与操作的操作数的地址或操作数本身 地址码包括被操作数，操作数，操作结果
三地址格式 操作码
二地址格式 操作码
一地址格式 零地址格式
操作码 操作码
Ａ1
Ａ2
Ａ3
Ａ1
Ａ2
Ａ1
10
精选课件
计算机操作系统第四版ppt课件
计算机操作系统第 四版ppt课件
目录
• 引言 • 进程管理 • 内存管理 • 文件管理 • 设备管理 • 并行与分布式处理系统
01
CATALOGUE
引言
计算机操作系统概述
01
02
03
定义
计算机操作系统是一种系 统软件，它是计算机上的 一个关键组成部分。
作用
操作系统管理和控制计算 机的硬件和软件资源，为 用户提供方便、高效的使 用环境。
04
共享性
操作系统中的资源可以被多个程序共 同使用。
06
异步性
在多道程序环境下，允许多个程序并发执行， 但由于资源有限，进程的执行顺序和执行时间 都是不确定的。
02
CATALOGUE
进程管理
进程的概念和特征
进程是程序的一次执 行过程，是系统进行 资源分配和调度的基 本单位。
进程由程序、数据和 进程控制块（PCB） 三部分组成。
通道控制方式
通道独立控制I/O操作，实现了 CPU、通道、I/O设备的并行工
作。
设备分配策略及实现方法
设备分配中的数据结构
设备控制表、设备队列、系统设备表等。
设备分配策略
先进先出、优先级高者先等分配策略。
设备分配算法
基于设备请求队列的分配算法、基于设备优先级的分配算法等。
设备分配的安全性
死锁的预防、避免和检测与恢复。
实现多道程序的并发执行，提高内存 利用率和系统吞吐量。
分区存储管理方案
固定分区
将内存划分为若干个固定大小的区域，每个 区域只能装入一个作业。
分区分配算法
首次适应算法、循环首次适应算法、最佳适 应算法等。
可变分区
根据作业大小动态划分内存区域，提高内存 利用率。
目录
• 引言 • 进程管理 • 内存管理 • 文件管理 • 设备管理 • 并行与分布式处理系统
01
CATALOGUE
引言
计算机操作系统概述
01
02
03
定义
计算机操作系统是一种系 统软件，它是计算机上的 一个关键组成部分。
作用
操作系统管理和控制计算 机的硬件和软件资源，为 用户提供方便、高效的使 用环境。
04
共享性
操作系统中的资源可以被多个程序共 同使用。
06
异步性
在多道程序环境下，允许多个程序并发执行， 但由于资源有限，进程的执行顺序和执行时间 都是不确定的。
02
CATALOGUE
进程管理
进程的概念和特征
进程是程序的一次执 行过程，是系统进行 资源分配和调度的基 本单位。
进程由程序、数据和 进程控制块（PCB） 三部分组成。
通道控制方式
通道独立控制I/O操作，实现了 CPU、通道、I/O设备的并行工
作。
设备分配策略及实现方法
设备分配中的数据结构
设备控制表、设备队列、系统设备表等。
设备分配策略
先进先出、优先级高者先等分配策略。
设备分配算法
基于设备请求队列的分配算法、基于设备优先级的分配算法等。
设备分配的安全性
死锁的预防、避免和检测与恢复。
实现多道程序的并发执行，提高内存 利用率和系统吞吐量。
分区存储管理方案
固定分区
将内存划分为若干个固定大小的区域，每个 区域只能装入一个作业。
分区分配算法
首次适应算法、循环首次适应算法、最佳适 应算法等。
可变分区
根据作业大小动态划分内存区域，提高内存 利用率。
纪禄平-计算机组成原理PPT(第4版)3(1)-CPU子系统-概述
1、主要功能
✓处理指令-控制指令的执行顺序； ✓执行操作-产生控制信号控制部件工作； ✓控制时间-控制各步操作的时序； ✓数据运算-算术和逻辑运算；
2、执行指令的流程
✓读取指令-从存储器中读取； ✓指令译码-通过控制器进行、产生控制信号； ✓指令执行-寻址、取数、运算； ✓后续工作-保存结果、响应外部请求等；
9
⑤程序状态字寄存器（PSW）
[主要用途] 仅1个，记录现行程序的运行状态和程序的工作模式。
❖ PSW-特征位 也叫标志位，反映CPU的当前状态。 指令执行时，根据情况自动设置这些特征位，作为后 续操作的判断依据，通常有5类:
进位 溢出 零值
P
…
自动设置(具备该特征，就设置该标志位=1)
10
❖ PSW-编程设定位
PSW中某些位或字段可通过程序来设定，以决定程 序的调试、对中断的响应、程序的运行模式等。
跟踪位
T
允许中断
I
程序优 先级P
运行模式
⑥地址寄存器（MAR）
[主要用途] 只有1个，读写存储器时，先要定位存储单元，因此 设置MAR来存放目标单元的地址码。 先将有效地址送入MAR，再启动后续的读写操作。
数据1 数据0
栈底
堆栈(存储器)
12
4、控制器
[主要作用] 根据指令、时钟信号、外部信号等信息，产生各种 控制信号(微命令)，以便控制各种功能部件协同工 作，完成指令的功能。
指令代码
控制单元
时序信号 状态信号
各种控制信号
根据产生微命令的方式，有两类控制单元：
①组合逻辑控制器 组合逻辑硬件电路→控制信号
第3章 CPU子系统
※本章主要介绍：
功能部件
✓处理指令-控制指令的执行顺序； ✓执行操作-产生控制信号控制部件工作； ✓控制时间-控制各步操作的时序； ✓数据运算-算术和逻辑运算；
2、执行指令的流程
✓读取指令-从存储器中读取； ✓指令译码-通过控制器进行、产生控制信号； ✓指令执行-寻址、取数、运算； ✓后续工作-保存结果、响应外部请求等；
9
⑤程序状态字寄存器（PSW）
[主要用途] 仅1个，记录现行程序的运行状态和程序的工作模式。
❖ PSW-特征位 也叫标志位，反映CPU的当前状态。 指令执行时，根据情况自动设置这些特征位，作为后 续操作的判断依据，通常有5类:
进位 溢出 零值
P
…
自动设置(具备该特征，就设置该标志位=1)
10
❖ PSW-编程设定位
PSW中某些位或字段可通过程序来设定，以决定程 序的调试、对中断的响应、程序的运行模式等。
跟踪位
T
允许中断
I
程序优 先级P
运行模式
⑥地址寄存器（MAR）
[主要用途] 只有1个，读写存储器时，先要定位存储单元，因此 设置MAR来存放目标单元的地址码。 先将有效地址送入MAR，再启动后续的读写操作。
数据1 数据0
栈底
堆栈(存储器)
12
4、控制器
[主要作用] 根据指令、时钟信号、外部信号等信息，产生各种 控制信号(微命令)，以便控制各种功能部件协同工 作，完成指令的功能。
指令代码
控制单元
时序信号 状态信号
各种控制信号
根据产生微命令的方式，有两类控制单元：
①组合逻辑控制器 组合逻辑硬件电路→控制信号
第3章 CPU子系统
※本章主要介绍：
功能部件
计算机组成原理ppt文档可修改全文
⒌可靠性：指在规定的时间内，存储器无故障读/写的概率。通 常用MTBF(Mean Time Between Failures)。可以理解为连续两次故 障之间的平均间隔。
⒍性能价格比C/S
C是指存储器价格： S是存储器的总容量。
4.1.4存储器系统的层次结构 存储大量数据的传统办法是采用如图4-3所示的层次存储结构。
（a） 集中刷新
②分散刷新： 将每个读写周期分为两段。前一段时间tM为正常读/写操作，后一 段时间tR为刷新操作。设每个读/写周期为0.5 s，则分散刷新方法 中的读/写周期为1s，虽然消除了死区，但速度降低一倍。2ms内 只能进行2000次读/写操作，同时进行2000次的刷新操作(过于频繁)， 没有充分利用2ms刷新周期的间隔。读/写次数比集中刷新少了1872 次。
计算机组成原理
图4-1 主存储器的基本组成
主存中可寻址的最小单位称为编址单位。
某些计算机是按字进行编址的，最小的可寻址信息单元是一个机 器字，连续的存储器地址对应于连续的机器字。 • 目前多数计算机是按字节编址的，最小可寻址单位是一个字节。 • 一个32位字长的按字节寻址的计算机，一个存储器字包含四个可 单独寻址的字节单元，由地址的低两位来区分。 • 地址寄存器
• 地址译码与驱动电路的作用 • 读写电路与数据寄存器的作用 • 时序控制电路 • 主存储器用于存放CPU正在运行的程序和数据，它和CPU的关系 最为密切。主存与CPU间的连接是由总线支持的，连接形式如图42所示。 • 存储器基本操作是读(取)和写(存)。
图4-2 主存与CPU间的连接
目前多数计算机采用同步方式，数据传送在固定的时间间隔内完 成，此时间间隔构成了存储器的一个存储周期。
FAMOS存储电路
⑶用电实现擦除的PROM(electrically erasable programmable ROM。EEPROM)
⒍性能价格比C/S
C是指存储器价格： S是存储器的总容量。
4.1.4存储器系统的层次结构 存储大量数据的传统办法是采用如图4-3所示的层次存储结构。
（a） 集中刷新
②分散刷新： 将每个读写周期分为两段。前一段时间tM为正常读/写操作，后一 段时间tR为刷新操作。设每个读/写周期为0.5 s，则分散刷新方法 中的读/写周期为1s，虽然消除了死区，但速度降低一倍。2ms内 只能进行2000次读/写操作，同时进行2000次的刷新操作(过于频繁)， 没有充分利用2ms刷新周期的间隔。读/写次数比集中刷新少了1872 次。
计算机组成原理
图4-1 主存储器的基本组成
主存中可寻址的最小单位称为编址单位。
某些计算机是按字进行编址的，最小的可寻址信息单元是一个机 器字，连续的存储器地址对应于连续的机器字。 • 目前多数计算机是按字节编址的，最小可寻址单位是一个字节。 • 一个32位字长的按字节寻址的计算机，一个存储器字包含四个可 单独寻址的字节单元，由地址的低两位来区分。 • 地址寄存器
• 地址译码与驱动电路的作用 • 读写电路与数据寄存器的作用 • 时序控制电路 • 主存储器用于存放CPU正在运行的程序和数据，它和CPU的关系 最为密切。主存与CPU间的连接是由总线支持的，连接形式如图42所示。 • 存储器基本操作是读(取)和写(存)。
图4-2 主存与CPU间的连接
目前多数计算机采用同步方式，数据传送在固定的时间间隔内完 成，此时间间隔构成了存储器的一个存储周期。
FAMOS存储电路
⑶用电实现擦除的PROM(electrically erasable programmable ROM。EEPROM)
计算机组成原理(第四版)课件5
第五章中央处理器第五章中央处理器5.1CPU功能和组成5.2指令周期5.3时序产生器5.4微程序控制器及其设计5.5硬布线控制器及其设计5.6传统CPU5.7流水CPU5.8RISC的CPU5.9多媒体CPU5.1 CPU 的功能和组成1、CPU 的功能●指令控制（程序的顺序控制）●操作控制（一条指令有若干操作信号实现）●时间控制（指令各个操作实施时间的定时）●数据加工（算术运算和逻辑运算）执行指令取指令操作控制、时间控制−−−−−−→−2、CPU 的基本组成RD/WRLDDR LDIRPC+1LDPCLDAR2、CPU的基本组成（1）中央处理器CPU=运算器+控制器（2）运算器●ALU●累加器●暂存器2、CPU的基本组成（3）控制器控制器组成：程序计数器、指令寄存器、数据缓冲器、地址寄存器、通用寄存器、状态寄存器、时序发生器、指令译码器、总线（数据通路）●程序计数器PC(Programming Counter)用来存放正在执行的指令的地址或接着将要执行的下一条指令的地址。
顺序执行时，每执行一条指令，PC的值应加1要改变程序执行顺序的情况时，一般由转移类指令将转移目标地址送往PC ，可实现程序的转移。
●指令寄存器IR(Instruction Register)指令寄存器用来存放从存储器中取出的待执行的指令。
在执行该指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。
2、CPU的基本组成●指令译码器ID(Instruction Decoder)暂存在指令寄存器中的指令只有在其操作码部分经译码后才能识别出是一条什么样的指令。
译码器经过对指令进行分析和解释，产生相应的控制信号提供给时序控制信号形成部件。
●机器周期、工作节拍、脉冲及启停控制线路由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲●时序控制信号形成部件时序控制信号形成部件又称微操作信号发生器，真正控制各部件工作的微操作信号是由指令部件提供的操作信号、时序部件提供的时序信号、被控制功能部件所反馈的状态及条件综合形成的。
纪禄平-计算机组成原理PPT(第4版)3(5)-CPU子系统-MIPS-4-多周期-2-指令流程与微命令
T1 DT
执行
T2 ET
访存
F← A op B
F← A+E(offset)
F← A+E(offset)
A-B Zero=1: PC←F
F← A op E(imm)
T3 MT
Reg*rd+← F
MDR← Mem[F]
Mem*F+← B
Reg*rt+← F
写回寄堆
T4 RT
Reg*rd+← F
Reg*rt+← MDR
选通寄存器堆 WD的数据源 设置16→32位的 扩展模式
0
1 0 1 0 1
选通PC
选通暂存器F 选通暂存器F 选通暂存器MDR 0扩展(逻辑型) 符号扩展(数值型)
3/12
（续表）
信号名称 ALUsrc_A ALUSrc_B 用途
选择ALU的A端 口数据来源
选择ALU的B端 口数据来源
控制信号
0
T0 T1
T2
T3
T4
A-B: If zero==1, PC←F If zero==0, NOP
ALUSrc_A=1, ALUSrc_B=01, operation=0110 If zero==1: PCSrc=01, PCWrite=1
9/12
※ I型运算指令: op rt, rs, imm
时钟 周期 功能（微）操作 IR←Mem*PC+, PC←PC+4 直接控制信号（微命令） IorD=0,MemRead=1, IRWrite=1, ALUSrc_A=0, ALUSrc_B=00, operation=0010, PCSrc=00, PCWrite 时钟边沿触发，无其它控制信号 ALUSrc_A=1, extend=1, ALUSrc_B=10, operation Mem2Reg=0, RegDst=1, RegWrite=1
纪禄平-计算机组成原理PPT(第4版)3(5)-CPU子系统-MIPS-1-MIPS32指令架构与指令集
16位的带符号常数
op
rs
rt
<< 2
imm
带符号扩展成32位 并左移2位
+
当前地址码 PC寄存器
Memory
数据字
13/22
伪直接寻址（Pseudo-direct Addressing） 也叫页面寻址，由PC高4位与指令中的地址段 组合产生有效地址。
op
28位 4位 4位 address 00 指令字 4位 PC当前值
lui rt, imm # $rt ← imm<<16（空位补0）
20/22
④面向条件转移(分支)的I型指令
指令 [31:26] [25:21] [20:16] [15:0] 指令功能 beq 000100 rt imm 寄存器相等则转移 rs bne 000101 rt imm 寄存器不等则转移 rs
rs rs rs
rt rt rt
rd rd rd
00000 100100 寄存器与 00000 100101 寄存器或 00000 100110 寄存器异或
add/sub/and/or/xor rd, rs, rt； 指令功能：$rd ← $rs op $rt；
16/22
②2寄存器R型指令
指令 sll srl sra
lw sw beq bne lui
100011
rs 101011 rs 000100 rs 000101 rs 001111 00000
rt rt rt rt rt
imm imm imm imm imm
从存储器中读取数据 把数据保存到存储器 寄存器相等则转移 寄存器不等则转移 设置寄存器的高16位
18/22
16位的带符号常数
op
rs
rt
<< 2
imm
带符号扩展成32位 并左移2位
+
当前地址码 PC寄存器
Memory
数据字
13/22
伪直接寻址（Pseudo-direct Addressing） 也叫页面寻址，由PC高4位与指令中的地址段 组合产生有效地址。
op
28位 4位 4位 address 00 指令字 4位 PC当前值
lui rt, imm # $rt ← imm<<16（空位补0）
20/22
④面向条件转移(分支)的I型指令
指令 [31:26] [25:21] [20:16] [15:0] 指令功能 beq 000100 rt imm 寄存器相等则转移 rs bne 000101 rt imm 寄存器不等则转移 rs
rs rs rs
rt rt rt
rd rd rd
00000 100100 寄存器与 00000 100101 寄存器或 00000 100110 寄存器异或
add/sub/and/or/xor rd, rs, rt； 指令功能：$rd ← $rs op $rt；
16/22
②2寄存器R型指令
指令 sll srl sra
lw sw beq bne lui
100011
rs 101011 rs 000100 rs 000101 rs 001111 00000
rt rt rt rt rt
imm imm imm imm imm
从存储器中读取数据 把数据保存到存储器 寄存器相等则转移 寄存器不等则转移 设置寄存器的高16位
18/22
16位的带符号常数
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
特征：主CPU执行I/O程序实现主-外的数据I/O； 1.外设状态
在接口中设置状态字 来表示外设状态。
空闲：调用前，设备 未工作； 工作：设备在执行I/O操作 结束：调用后，设备完成了具 体的I/O操作。 00 空闲 再重复 停止 结束？ 10
4/7
启动
01 工作
完成1次 I/O
2.状态查询
启动外设 N
2/7
主机与外围设备之间的I/O操作通常有4种不同 的工作模式: 1、直接程序传送方式(PIO)
2、程序中断方式(Interrupt)
3、直接存储器访问(DMA)方式
4、IOP或PPU方式(专用处理器/处理机) 各种方式工作模式的核心差异在于：
在数据I/O过程中，主CPU承担的任务不同。
3/7
5.3 直接程序传送方式与接口
需要专用的I/O程序； 主机CPU执行I/O程序：不断查询外设状态，进而控
制具体的数据I/O过程（主机←→外设）。
数据I/O过程中主CPU无法执行其它计算任务，对其
它外设的请求响应慢。
主CPU完全束缚于简单的数据I/O控制，利用率低。
7/7
外设就绪？ Y I/O操作
3.优缺点 4.应用场合
硬件开销小, 实时处理能力差，并行程度低。
I/O效率要求不高、数据量少，如外设的诊断或调试。
5/7
※程序查询方式接口功能模型
地址码 IOW
系 IOR 统 总 线
译码
.
命令/状态字寄存器
数据缓冲寄存器
预处理
外 部 设 备
6/7
PIO工作机制归纳如下：
系统总线
CPU
主 存
接口 键盘
ቤተ መጻሕፍቲ ባይዱ
接口 硬盘
接口 显示器
主机
外围设备
思考：
控制主-外信息的传送，需要考虑哪些问题？
1/7
主 - 外信息传送的控制，从 CPU 角度，则需要综 合考虑以下问题：
（ 1）主机启动外设后，在外设准备或 I/O 操作期间， 主CPU等待还是并行执行？ （2）如果并行，那么I/O操作完成后，外设后如何通 知主CPU执行善后工作？ （3）主CPU通过什么方式来实现具体的I/O操作控制？ 执行程序？授权给硬件控制？授权给下级CPU？
在接口中设置状态字 来表示外设状态。
空闲：调用前，设备 未工作； 工作：设备在执行I/O操作 结束：调用后，设备完成了具 体的I/O操作。 00 空闲 再重复 停止 结束？ 10
4/7
启动
01 工作
完成1次 I/O
2.状态查询
启动外设 N
2/7
主机与外围设备之间的I/O操作通常有4种不同 的工作模式: 1、直接程序传送方式(PIO)
2、程序中断方式(Interrupt)
3、直接存储器访问(DMA)方式
4、IOP或PPU方式(专用处理器/处理机) 各种方式工作模式的核心差异在于：
在数据I/O过程中，主CPU承担的任务不同。
3/7
5.3 直接程序传送方式与接口
需要专用的I/O程序； 主机CPU执行I/O程序：不断查询外设状态，进而控
制具体的数据I/O过程（主机←→外设）。
数据I/O过程中主CPU无法执行其它计算任务，对其
它外设的请求响应慢。
主CPU完全束缚于简单的数据I/O控制，利用率低。
7/7
外设就绪？ Y I/O操作
3.优缺点 4.应用场合
硬件开销小, 实时处理能力差，并行程度低。
I/O效率要求不高、数据量少，如外设的诊断或调试。
5/7
※程序查询方式接口功能模型
地址码 IOW
系 IOR 统 总 线
译码
.
命令/状态字寄存器
数据缓冲寄存器
预处理
外 部 设 备
6/7
PIO工作机制归纳如下：
系统总线
CPU
主 存
接口 键盘
ቤተ መጻሕፍቲ ባይዱ
接口 硬盘
接口 显示器
主机
外围设备
思考：
控制主-外信息的传送，需要考虑哪些问题？
1/7
主 - 外信息传送的控制，从 CPU 角度，则需要综 合考虑以下问题：
（ 1）主机启动外设后，在外设准备或 I/O 操作期间， 主CPU等待还是并行执行？ （2）如果并行，那么I/O操作完成后，外设后如何通 知主CPU执行善后工作？ （3）主CPU通过什么方式来实现具体的I/O操作控制？ 执行程序？授权给硬件控制？授权给下级CPU？