8086CPU系统总线操作和时序
8086引脚信号
11
1). 数据和地址引脚
A19/S6～A16/S3（Address/Status）
地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期T1时刻输 出高4位地址A19～A16 在访问外设的第一个时钟周期全部输出低电平无效
ⅰ）S6为0，表明AD15~AD0作为数据线；
在总线周期的T2-T4时，这4条线作为输出CPU的状态信息。
28
“引脚”小结
CPU引脚是系统总线的基本信号 可以分成三类信号： 16位数据线：D15～D0 20位地址线：A19～A0 控制线：
ALE、M/IO*、WR*、RD*、READY
INTR、INTA*、NMI，HOLD、HLDA
RESET、CLK、Vcc、GND
29
系统总线的形成
14
2). 读写控制引脚
M/IO*（Memory/Input and Output） 存储器或I/O访问，输出、三态 该引脚输出高电平时，表示CPU将访问 存储器，这时地址总线A19～A0提供20 位存储器地址 该引脚输出低电平时，表示CPU将访问 I/O端口，这时地址总线A15～A0提供16 位I/O口地址
21
3). 中断请求和响应引脚
NMI（Non-Maskable Interrupt）
非屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU 内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请 不可屏蔽中断服务
主机与外设进行数据交换通常采用可屏蔽中断 不可屏蔽中断通常用于处理掉电等系统故障
23
4). 总线请求和响应引脚
第4章 PC机的总线结构和时序
返回本节
第4章
PC机的总线结构和时序
4.2 IBM PC/XT CPU子系统和PC/AT机的系统板 4.2.1 8086微处理器的结构 4.2.2 IBM PC/XT的CPU子系统 4.2.3 IBM PC/AT的系统板
第4章
PC机的总线结构和时序
4.2.1 8086微处理器的结构
4.2.1.1 8086的功能结构 4.2.1.2 8086的寄存器结构
返回本节
第4章
PC机的总线结构和时序
4.3 IBM PC 的系统总线及时序
1．读周期的时序 2．写周期的时序
第4章
PC机的总线结构和时序
1．读周期的时序（图4-10）
图4-10 8086读总线周期
第4章
PC机的总线结构和时序
一个基本的读周期一般包含如下几个状态：
T1状态： T2状态： T3状态： Tw状态： T4状态：
第4章
PC机的总线结构和时序
2．执行部件EU
执行部件的功能就是负责从指令队列取指 令并执行。从编程结构图可见，执行部件 由下列几个部分组成： （1）4个通用寄存器，即AX、BX、CX、 DX； （2）4个专用寄存器： （3）标志寄存器FR； （4）算术逻辑单元ALU。
第4章
PC机的总线结构和时序
第4章
PC机的总线结构和时序
4.1.2.1 什么是总线
总线能为多个部件服务，总线的基本工作 方式通常是由发送信息的部件分时地将信息发 往总线，再由总线将这些信息同时发往各个接 收信息的部件。究竟由哪个部件接收信息，要 由CPU给出的设备地址经译码产生的控制信号来 决定。
返回本节
第4章
PC机的总线结构和时序
第4章
微机原理(杭州电子科技大学【4】8086系统结构[2-3]
![微机原理(杭州电子科技大学【4】8086系统结构[2-3]](https://img.taocdn.com/s3/m/3b8cd1f4f90f76c661371a65.png)
15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
第二章 8086 CPU[2-3]
![第二章 8086 CPU[2-3]](https://img.taocdn.com/s3/m/e08657c3da38376baf1faef3.png)
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti
第3章2—8086微处理器总线周期及引脚
16
第3章 80x86微处理器
第3章：I/O写总线周期
T1 CLK T2 T3 T4
T1状态——输出16位I/O地址A15 ~ A0 IO/M* IO/M*输出高电平，表示I/O操作； S6 ~ S 3 0000 A19/S6 ~ A16/S3 ALE输出正脉冲，表示复用总线输出地址 A15 ~ A8 A15 ~ A8 T2状态——输出控制信号WR*和数据D7 ~ D0 A7 ~ A0 输出数据 ADT3和Tw状态——检测数据传送是否能够完成 7 ~ AD0 T4状态——完成数据传送
6
第3章 80x86微处理器
⑵ 总线写操作时序 总线写操作就是指CPU向存储器或I／O端口 写入数据。图3.4是8086在最小模式下的总线写 操作时序图。 总线写操作时序与总线读操作时序基本相 同，但也存在以下不同之处：
7
第3章 80x86微处理器
T1 CLK M/IO ① 高为读内存 低为读IO ② ⑥ 状态输出 地址 ④ ⑧ BHE输出 ② ⑦ 地址输出 数据输出 ③ ⑨ ⑤ T2 T3 TW T4
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计 算 机的主频决定。如8086的主频为5MHz，1个时钟 周期就是200ns。
15
第3章 80x86微处理器
第3章：存储器写总线周期
T1 CLK IO/M* T2 T3 T4
T1状态——输出20位存储器地址A19 ~ A0 S6 ~ S 3 A19 ~ A16 A19/S6 ~ A16/S3 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 A15 ~ A8 A15 ~ A8 T2状态——输出控制信号WR*和数据D7 ~ D0 A 7 ~ A0 输出数据 AD7 ~ AD0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 ALE
微机原理考点和重点
第三章处理器总线时序与系统总线3.22填空题：（1）8086／8088 CPU执行指令中所需操作数地址由（寻址方式和地址寄存器）计算出（16 ）位偏移量部分送（IP ），由（段地址加上偏移量部分）最后形成一个（20 ）位的内存单元物理地址。
（2）8086／8088 CPU在总线周期的T1 ，用来输出（20）位地址信息的最高（ 4 ）位，而在其它时钟周期，则用来输出（状态）信息。
（3）8086／8088 CPU复位后，从（FFFF0H ）单元开始读取指令字节，在其中设置一条（无条件转移）指令，使CPU对系统进行初始化。
（4）8086系统的存储体系结构中，1M字节存储体分（两）个存储体，每个存储体的容量都是（512K ）字节，其中和数据总线D15～D8相连的存储体全部由（奇地址）单元组成，称为高位字节存储体，并用（高电平）作为此存储体的选通信号。
（5）用段基值及偏移地址来指明一内存单元地址称为（物理地址）。
第四章指令系统4.12 8086状态标志寄存器中，作为控制用的标志位有（ 3 ）个，其中，不可用指令操作的是（DF、IF、TF）4.25利用字串操作指令,将1000H~10FFH单元全部清零。
CLDMOV DI,1000HMOV CX,100HMOV AL,0REP STOSB4.27 编程计算((X+Y)*10)+Z)/X，X、Y、Z都是16位无符号数，结果存在RESULT开始的单元.。
MOV AX,XADD AX,YMOV BX,0AHMUL BXADD AX,ZADC DX,0HMOV BX,XDIV BXMOV RESUL T,AXMOV RESUL T+2,DXHL T第五章汇编语言程序设计主要内容：汇编语言程序设计。
主要介绍汇编语言程序的设计方法与编程原理，重点掌握算术运算程序、字符串处理程序、码制转换程序、子程序设计程序、常用DOS和BIOS功能调用程序、汇编语言常用伪指令。
4）MOV AX,DSEGA DDRMOV DS, AXMOV ES,AXMOV SI, OFFSET B1ADDRMOV DI,OFFSET B2ADDRMOV CX,NCLDREP MOVSBHLT本程序实现了什么功能？【答】将B1ADDR中N个字节数据传送到B2A DDR开始的15个存储单元。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
微机原理 复习8086
地址 数据
CLK DEN VCC 8284 RES 外部复位信号 RESET RDY MN/MX CLK RESET READY 8086 BHE A19~A16 AD15~AD0 INTR S0 S1 S2
பைடு நூலகம்
INTA AMWC DT/R AIOWC ALE MRDC MWTC IORC 8288 IOWC BHE AB 存储器 8286 T OE DB I/O接口
• 8086指令队列的作用是什么？ 答：作用是：在执行指令的同时从内存 中取了一条指令或下几条指令，取来的指 令放在指令队列中这样它就不需要象以往 的计算机那样让CPU轮番进行取指和执行的 工作，从而提高CPU的利用率。
EU
指令队列
BIU
8086CPU内部寄存器有哪几种？各自的特点 和作用是什么？ 8086CPU有14个16位寄存器和8个8位寄 存器，可分为： 数据寄存器；指针和变址寄存器；段寄 存器；指令指针寄存器；标志寄存器。
• 为了实现寻址1MB存储器空间，8086CPU将 1MB的存储空间分成若干个逻辑段进行管理， 4个16位的段寄存器来存放每一个逻辑段的 段起始地址。
• 已知堆栈段寄存器（SS）=2400H，堆栈指 针（SP）=1200H，计算该堆栈栈顶的实际 地址，并画出堆栈示意图。 • （SS）=2400H，（SP）=1200H ；PA=（SS）×10H＋（SP）= 2400H×10H ＋1200H = 25200H。
8086CPU 重新启动后，从何处开始执行指 令？ • 答：重新启动后，CS=FFFFH，IP=0000H，故 从物理地址为FFFF0H 的位置开始执行指令 。
8086 系统中存储器采用什么结构？用 什么信号来选中存储体？
• 答：8086 系统中，存储器采用分体结构，1MB 的 存储空间分成两个存储体：偶地址存储体和奇地 址存储体，各为512KB。 • 使用A0 和BHE 来区分两个存储体。当A0=0 时，选 中偶地址存储体，与数据总线低8位相连，从低8 位数据总线读/写一个字节。当BHE =0 时，选中奇 地址存储体，与数据总线高8 位相连，从高8 位数 据总线读/写一个字节。 • 当A0=0，BHE =0 时，同时选中两个存储体，读/写 一个字。
第二章 8086系统
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
微机原理与接口第3章2—8086微处理器总线周期及引脚资料
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成，执行一条指令所需要的时间 称为指令周期(Instruction Cycle)，不同 指令的指令周期是不等长的，一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作，没有对外操作时，其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章：3.2 8088的总线时序（续3）
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时，总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时，则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计算机 的主频决定。如8086的主频为5MHz，1个时钟周 期就是200ns。
11
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8086CPU系统总线操作和时序
8086是一种16位的微处理器，由Intel公司于1978年推出。
8086CPU系统包括CPU、寄存器、输入输出模块、内存和总线等组成部分。
总线操作是指CPU与其他设备之间进行数据传输和通信的过程。
时序则是
指这些操作所需要的时间和顺序。
一、8086CPU系统
1.CPU：8086CPU是一种8MHz的16位微处理器。
它由一个运算器组件、一个控制器、一个时钟和一组寄存器组成。
运算器执行算术和逻辑操作，控制器控制这些操作的顺序和时机。
2.寄存器：8086CPU有14个寄存器，其中分为通用寄存器、段寄存
器和指令寄存器。
-通用寄存器：8086有4个16位的通用寄存器，分别为AX、BX、CX
和DX。
这些寄存器可以在运算和数据传输中使用。
-段寄存器：8086有4个16位的段寄存器，分别为CS、DS、SS和ES。
这些寄存器存储了内存中一些段的基地址。
-指令寄存器：8086有两个16位的指令寄存器IP和FLAGS。
IP存储
下一个要执行的指令地址，FLAGS用于存储CPU运行时的状态标志。
3.输入输出模块：8086CPU通过输入输出模块与外部设备进行通信。
这些模块包括接口芯片、串行和并行接口等。
通过这些模块，CPU可以读
取外部设备的数据，或者向外部设备发送数据。
4.内存：8086CPU可以访问1MB的内存空间。
内存被分为若干个64KB 的段，每个段都有一个唯一的段选择符和一个基地址。
8086使用分段的寻址方式来访问内存。
二、总线操作
总线操作是指CPU与其他设备之间进行数据传输和通信的过程。
8086CPU有三个主要的总线：地址总线、数据总线和控制总线。
1.地址总线：8086有20根地址总线，可以寻址1MB的内存空间。
地址总线用于指示内存中读取或写入数据的地址。
2.数据总线：8086有16根数据总线，用于数据的传输。
数据总线可以同时传输一个16位的数据。
3.控制总线：8086有四根控制总线，分别为读（RD）、写（WR）、I/O（I/O）和时钟（CLK）。
这些总线用于控制数据的读取、写入、I/O 等操作。
三、时序
时序是指总线操作所需要的时间和顺序。
8086CPU的时序主要包括机器周期、时钟周期和总线周期。
1.机器周期：机器周期是指CPU执行一条指令的时间。
8086CPU的机器周期为4个时钟周期。
2.时钟周期：时钟周期是指CPU执行一次时钟震荡的时间。
8086CPU 的时钟周期为最小的基本时间单位，约为0.3微秒。
3.总线周期：总线周期是指CPU与总线的交互过程。
8086CPU的总线周期包括读周期、写周期和I/O周期。
-读周期：8086CPU进行数据读取操作时的总线周期。
这个周期包括
地址的放置、读信号的产生、数据的传输和读信号的撤销。
-写周期：8086CPU进行数据写入操作时的总线周期。
这个周期包括
地址的放置、写信号的产生、数据的传输和写信号的撤销。
-I/O周期：8086CPU进行输入输出操作时的总线周期。
这个周期包括
地址的放置、I/O信号的产生、数据的传输和I/O信号的撤销。
总的来说，8086CPU系统由CPU、寄存器、输入输出模块、内存和总
线等组成。
总线操作是指CPU与其他设备之间进行数据传输和通信的过程，时序则是指这些操作所需要的时间和顺序。
了解8086CPU系统、总线操作
和时序的原理，对于编程和系统设计具有重要的意义。