ZPW-2000A型无绝缘轨道电路原理说明

原理说明

1．系统原理

ZPW-2000A型无绝缘移频轨道电路系统，与UM71无绝缘轨

道电路一样采用电气绝缘节来实现相邻轨道电路区段的隔离。

电气绝缘节长度改进为29m，由空心线圈、29m长钢轨和调谐

单元构成。调谐区对于本区段频率呈现极阻抗，利于本区段信

号的传输及接收；对于相邻区段频率信号呈现零阻抗，可靠地

短路相邻区段信号，防止了越区传输，这样便实现了相邻区段

信号的电气绝缘。同时为了解决全程断轨检查，在调谐区内增

加了小轨道电路。

ZPW-2000A型无绝缘移频轨道电路将轨道电路分为主轨道

电路和调谐区小轨道电路两个部分，并将短小轨道电路视为列

车运行前方主轨道电路的所属“延续段”。

主轨道电路的发送器由编码条件控制产生表示不同含义的低

频调制的移频信号，该信号经电缆通道（实际电缆和模拟电缆）传给匹配变压器及调谐单元，因为钢轨是无绝缘的，该信号既

向主轨道传送，也向小轨道传送。主轨道信号经钢轨送到轨道

电路受电端，然后经调谐单元、匹配变压器、电缆通道，将信

号传至本区段接收器。

调谐区小轨道信号由运行前方相邻轨道电路接收器处理，并将

处理结果形成小轨道电路轨道继电器执行条件通过（XG、

XGH）送至本轨道电路接收器，做为轨道继电器（GJ）励磁的

必要检查条件之一。本区段接收器同时接收到主轨道移频信号及小轨道电路继电器执行条件，判决无误后驱动轨道电路继电器吸起，并由此来判断区段的空闲与占用情况。主轨道和调谐区小轨道检查原理示意图见图2-1。

该系统“电气—电气”和“电气—机械”两种绝缘节结构电气性能相同。

2．电路工作原理及冗余设计

2．1 发送器

2．1．1 用途

ZPW-2000A型无绝缘移频轨道电路发送器在区间适用于非电码化和电码化区段18信息无绝缘移频自动闭塞，供自动闭塞、机车信号和超速防护使用。在车站可适用于非电码化和电码化区段站内移频电码化发送，并可作站内移频轨道电路使用。2．1．2 原理框图及电路原理简要说明

同一载频编码条件，低频编码条件源，以反码形式分别送入两套微处理器CPU中，其中CPU1产生包括低频控制信号Fc的移频信号。移频键控信号FSK分别送至CPU1、CPU2进行频率检测。检测结果符合规定后，即产生控制输出信号，经“控制与门”使“FSK”信号送至滤波环节，实现方波——正弦波变换。功放输出的FSK信号送至两CPU进行功出电压检测。两CPU

对FSK信号的低频、载频和幅度特征检测符合要求后发送报警继电器励磁，并使经过功放的FSK信号输出。当发送输出端短路时，经检测使“控制与门”有10S的关闭（装死或休眠保护）。（2）微处理器、可编程逻辑器件及作用

1、采用双CPU、双软件、双套检测电路、闭环检查。

2、CPU采用80C196，由它构成移频发生器，控制产生移频信号，它还担负着输出信号检测等功能。

3、FPGA可编程逻辑器件，由它构成移频发生器，并行I/O 扩展接口频率计数器等。

（3）低频和载频编码条件的读取

1、低频编码条件读取

采用24V电源构成一个功率型、防干扰、有“故障—安全”保证的电路。为了实现动态检测，并用光电耦合器实现隔离。

如图所示为18路低频编码条件读取电路的一路，当CPU准备读取低频编码条件，先送一低电平到B，使光耦2导通。如果这时编码条件处于接通状态，光耦1应导通。A处于低电平状态。如果编码条件未接通，光耦1截止，A处于高电平状态。根据A端的电平，就可以判断出低频编码条件是否接通。

在低频编码条件读取电路中，光耦1起到了关键作用。如果光耦1被击穿，接可能导致编码条件读取错误，影响安全。因此，为了保证低频编码条件读取电路的故障安全，在电路设计中增加了光耦2电路环节。

在读取CPU编码条件时，送一低电平到B，在检测光耦1的好坏时，送一高电平到B，使光耦截止，切断编码条件读取电路，若此时光耦1正常，A应为高电位，若光耦1故障，A处就为低电位。这样，CPU就可以判断出编码条件读取电路是否故障。

如果光耦2本身故障，CPU也会检测到并报警，这里不再分析。

2、载频编码条件读取

载频编码条件读取，与低频编码条件的读取相类同。

（4）稳步信号产生

低频、载频编码条件通过并行I/O接口传到两个CPU后，首先判断该条件是

否有，且仅有一路。满足条件后，CPU1通过查表得到该编码条件所对应的上下边频数值，控制移频发生器，产生相应FSK 信号。并由CPU1进行自检。由CPU2进行互检，条件不满足，将由两个CPU构成故障报警。

1、经检测后，CPU各产生一个控制信号、经过“控制与门”，将FSK信号送至方波正弦波变换器。

2、方波正弦波变换器：该变换器是由可编程低频滤波器260集成芯片构成。

（5）功率放大器

1、简化电路

从故障—安全及提高功出电压稳定性考虑，功率放大器采用射极输出器，其简化电路见下图3-3。FSK信号经过B5输出至共集电极乙类推挽放大器V12、V16分别对输入信号正负半波进行放大。

2．实际电路构成

在电路设计中，考虑了以下情况：

●鉴于输出功率圈套，直接由B5通过功率管B6有较大的功率输出，啬了前级电路负荷。为此，在构成功率放大过程中，V30（V18）选用达林顿大功率三极管。并由V52、V29与V30（V20、V19与V18）、构成多级复合放大。这样，大大减轻了前级的负荷。

●二极管V27（V15）用于V26（V17）的eb结温度补偿。

●二极管V24（V21）用于V25（V20）保护。

● V26（V17）也构成过电流防护。当V25（V20）IC过高，V26（V17）将导通，构成对后级的“钳位”控制。

●为了解决eb死区所构成的交越失真，由R55和二极管V23、V22给定的的偏压，使得V25（V20）的eb结处于放大区和死区的交界点处。

（6）安全与门电路

对数字电路来讲，当发生故障时，一般表现出固定的高电平1或固定的低电平0，为此，我们把动态方波信号作为正常工作信号，两路CPU正常工作时分别产生各自的方波信号，通过