高速PCB布线实践指南 (上)
pcb布线规则及技巧
使用自动布线工具需 要合理设置参数，以 确保布线的质量和效 果。
自动布线工具可以自 动优化线路布局，减 少线路交叉和干扰。
考虑电磁兼容性
在布线过程中需要考虑电磁兼容 性，避免线路之间的干扰和冲突。
合理选择线宽和间距，以降低电 磁干扰的影响。
考虑使用屏蔽、接地等措施，提 高电磁兼容性。
04 PCB布线中的挑战及应对 策略
模拟电路板布线
总结词：模拟电路板布线需要特别关注信号的 连续性和稳定性。
01
确保信号的连续性和稳定性，避免信号的 突变和噪声干扰。
03
02
详细描述：在模拟电路板布线中，应遵循以 下规则和技巧
04
考虑信号的带宽和频率，以选择合适的传 输线和端接方式。
优化布线长度和布局，以减小信号的延迟 和失真。
05
1 2
高速信号线应进行阻抗匹配
高速信号线的阻抗应与终端负载匹配，以减小信 号反射和失真。
敏感信号线应进行隔离
敏感信号线应与其他信号线隔离，以减小信号干 扰和噪声。
3
大电流信号线应进行散热设计
大电流信号线应考虑散热问题，以保证电路的正 常运行。
03 PCB布线技巧
优化布线顺序
01
02
03
先电源后信号
3. 解决策略：对于已存 在的电磁干扰问题，可 以尝试优化PCB布局、 改进屏蔽设计、增加滤 波器或调整接地方式等 技术手段进行改善。
05 PCB布线实例分析
高速数字电路板布线
在此添加您的文本17字
总结词：高速数字电路板布线需要遵循严格的规则和技巧 ，以确保信号完整性和可靠性。
在此添加您的文本16字
考虑电磁兼容性
布线过程中需要考虑电磁兼容性，通过合理的布线设计减小电磁干扰和辐射，提 高电路板的电磁性能。
高速电路板设计指南(中文版)
设计高速系统板时需要考虑的重要问题就是电源分配网络。对一个无噪声系统来说，它 必须有一个无噪声的电源分配网络。记住，如果想开发一个干净的 VCC， 那么得到一个干 净的地就是十分必要的。对 AC 这个目的来说（这将是本文的讨论重点），VCC 就是基础地。 1.1 电源分配网络作为动力源 1.1.1 阻抗的作用
电源网络一个令人吃惊的功能就是它可以为系统所有的信号提供一个回路，无论信号是 否在板内产生。这样的设计可以削弱很多高速噪声问题的产生。 1.2.1 自然的信号返回线路
高速系统设计最重要的部分之一就是在信号跳变时产生的能量。每次信号跳变时都会产 生 AC 电流。电流需要一个闭合回路。如图 9a，9b 所示，回路可以由 VCC 提供或者地线提供。 回路由图 9c 表示。
a) 旁路电容的典型放置 b) 推荐的旁路电容放置
图 8 放置旁路电容的位置
为达到良好的性能，应该使 芯片与电容在同一点上接VCC和 接地。因为电容的尺寸与芯片的 尺寸是不同的，所以有必要从 VCC和地线接入点分别引两条线 到电容器。如图8b。这些“延长 导线”放在无电源平面上，而且 越短越好。通常，最好将电容放 在板子的正对面，芯片的正下 方。一个表贴芯片放在那里可以 得到很好的工作效果。
电源位面系统中，电流不受线路控制，分布在整个层上。由于整体阻抗小，电源位面系 统比总线系统的噪声更小。 1.1.3 线路噪声过滤
仅仅电源位面系统无法减小线路噪声。由于不论使用怎样的电源分配方案，整个系统都 会产生足够导致问题发生的噪声，额外的过滤措施是必需的。这一任务由旁路电容完成。一 般来说，一个 1uf-10uf 的电容将被放在系统的电源接入端，板上每个设备的电源脚与地线 脚之间应放置一个 0.01uf-0.1uf 的电容。
PCB设计指南安规布局布线EMC热设计工艺
PCB设计指南安规布局布线EMC热设计工艺一、安规设计指南1.排放与抗干扰：设计时要遵循电磁兼容性（EMC）要求，减少干扰和辐射。
2.安全性：设计时要防止电气风险，如电流过大、电压过高等。
3.温度：要合理选择电子元器件和散热设计，确保温度在承受范围内。
4.防静电：要考虑静电的影响，采取防静电措施，避免故障发生。
二、布局布线设计指南1.分区和分层：将电路板分为不同的区域，根据功能和信号分类布局。
同时要注意分层，将信号层和电源层分开，以减少相互干扰。
2.信号传输和电源供给路径：要确保信号传输的路径短而直接，减少信号损耗和干扰。
同样地，电源供给路径也要短，减少电源噪声。
3.模拟和数字分离：要将模拟和数字信号分离，以减少相互干扰。
4.敏感元器件的布局：对于敏感元器件，要避免附近有高功率元器件或高频电路，以免干扰。
三、EMC设计指南1.接地和屏蔽：要合理设计接地，保持电路板的屏蔽性能。
2.滤波：在输入输出端口处使用滤波电路，减少干扰信号。
3.压控振荡器(VCXO)和时钟信号：尽量避免共用时钟信号，以减少互相干扰。
4.线长匹配：在布线时，尽量保持信号线的长度一致，减少信号延迟和不对称。
四、热设计指南1.确保散热：根据电子元器件的功耗和环境温度，提供足够的散热方式，如散热片、散热模块等。
2.正确安排元器件：根据功耗和散热要求，合理安排元器件的布局，避免过度堆叠。
3.电源供给：合理设计电源供给路径，降低功耗和损耗。
5.散热风扇：必要时可以添加散热风扇，增加散热效果。
五、工艺设计指南1.线宽和间距：根据设计规格和工艺要求，选择合适的线宽和间距。
2.流程控制点：合理布置工艺控制点，确保生产过程中的质量控制。
3.焊盘设计：合理设计焊盘尺寸和形状，以便于焊接和维修。
4.层间连接：采用适当的层间连接方式，如通孔或盲孔。
PCB设计是一个综合考虑各个方面的过程，上述只是一些主要指南，具体还要根据具体情况进行调整。
合理的PCB设计可以提高产品的性能和可靠性，减少故障出现的可能性，因此在进行PCB设计时要充分考虑这些指南。
高速PCB设计知识!!!
高速PCB设计知识专家关于高速线路的布线问题解答11。
如何处理实际布线中的一些理论冲突的问题问：在实际布线中，很多理论是相互冲突的；例如：1。
处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布线中，由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长，很难实现理论的接法。
我的做法是：将模/数功能模块的地分割成一个完整的孤岛，该功能模块的模/数地都连接在这一个孤岛上。
再通过沟道让孤岛和“大”地连接。
不知这种做法是否正确？2。
理论上晶振与CPU的连线应该尽量短，由于结构布局的原因，晶振与CPU的连线比较长、比较细，因此受到了干扰，工作不稳定，这时如何从布线解决这个问题？诸如此类的问题还有很多，尤其是高速PCB布线中考虑EMC、EMI问题，有很多冲突，很是头痛，请问如何解决这些冲突？答：1. 基本上, 将模/数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。
而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。
所以, 一定要将晶振和芯片的距离进可能靠近。
3. 确实高速布线与EMI的要求有很多冲突。
但基本原则是因EMI 所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。
所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI 的问题, 如高速信号走内层。
最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
2。
在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一个输出端的时钟信号线，如何实现差分布线？答：信号完整性基本上是阻抗匹配的问题。
PCB布线的技巧及注意事项
PCB布线的技巧及注意事项1.确定信号的类型与分类：首先需要明确信号的类型，如模拟信号、数字信号、高频信号等。
不同类型的信号在布线时需要采取不同的方式和策略。
此外，还需要将信号进行分类，根据其功能和特性确定合适的布线规则。
2.分层布线：为了降低互穿干扰和提高信号完整性，可以采用分层布线的方式。
将信号分散在不同的层次，如将地平面和电源平面分开，通过适当的间隔和规则来设计信号路径，能够有效减少信号串扰和辐射噪声。
3.地线与电源线的布线：地线是PCB布线中非常重要的一条线路，它负责回流电流和信号的引用。
在布线中，需要确保地线的连续性和低阻抗，避免开环和电流浪涌。
电源线的布线也需要注意稳定性和电流传输的需求，尽量避免电源线与信号线相互干扰。
4.信号线的长度匹配：如果需要传输同步或高速信号，信号线的长度匹配是十分重要的。
对于时序敏感的信号，如DDR总线，需要确保信号线的长度尽量相等，以避免信号的延迟差异影响其同步性能。
5.信号线的走线规则：对于高速信号，需要遵循规范的匹配走线方式，如使用直线、星形或者差分线走线等。
避免使用锯齿形的走线方式，以降低信号的串扰和辐射。
6.分区布线：如果电路较为复杂，可以将电路划分为不同的区域进行布线，以降低信号干扰和简化布线的复杂性。
每个区域可以独立进行布线并进行适当的隔离。
7.路径优化：在布线过程中，需要考虑信号的传输路径和相互之间的交叉。
尽量采用最短路径和避免交叉的方式来优化布线，以减少信号的延迟和干扰。
8.保护地线和信号线的距离：在布线中，需要保持地线和信号线的一定距离，避免信号线受到地线干扰。
一般情况下，地线和信号线的距离应大于5倍的线宽。
9.避免锯齿形走线：尽量避免使用锯齿形走线，如信号线多次转弯或穿越。
这样的走线方式容易导致信号串扰和辐射噪声。
10.引脚分配与走线规划：在进行PCB布线之前，需要进行引脚分配和走线规划。
将输入/输出端口、复位线、时钟线等关键信号的引脚安排在合适的位置，以提高布线的可行性和稳定性。
PCB板布线技巧
PCB板布线技巧1.合理规划布局：在开始布线之前，应该先对PCB板进行合理规划布局。
要根据电路的功能和信号传输的需求，将元器件和功能块合理地部署在PCB板上。
在布置元器件时，应该注意使信号路径尽可能的短，并保持良好的信号完整性。
2.地线和电源线设计：地线和电源线是电路中非常重要的信号线。
在布线时，要保证地线和电源线的宽度足够大以承受电流负载，并且要尽量减小地线和电源线的阻抗。
此外，还需要注意地线和电源线之间的间距，以避免相互干扰。
3.运用差分信号线：对于高速传输信号线，可以采用差分信号线布线。
差分信号线可以提高信号的抗干扰能力，减小信号线对周围环境的敏感度。
在布线时，应保持差分信号线的长度相等，并保持一定的间距，以避免互相干扰。
4.控制信号和高频信号的布线：对于控制信号和高频信号，布线时需要格外注意。
控制信号线应尽量和地线分开，以减小相互干扰的可能性。
对于高频信号线，应尽量避免走直线，而是采用更曲折的布线方式，以减小信号的辐射和串扰。
5.设计适当的信号地方向：在布线时，需要合理地选择信号的走向。
对于高频信号和运放信号，应尽量避免穿越整个板子。
信号线的走向应避免和其他高频信号和电源线相交，以减小相互干扰的可能性。
6.控制阻抗匹配：在布线中，要注意保持信号线的阻抗匹配。
如果信号线的阻抗不匹配，会导致信号的反射和损耗，从而影响信号的传输和质量。
通过控制信号线的宽度和间距，可以实现阻抗的匹配。
7.确保信号完整性：在布线时，需要注意信号的完整性。
可以通过增加电容和电感等元器件来实现信号的滤波和隔离，以减小干扰和噪声对信号的影响。
此外，还可以采用差分对地布线来降低信号的串扰。
8.注意电流回路：在布线时，需要特别关注电流回路的设计。
电流回路的布线需要注意回路的完整性，避免出现回路断开或者电流集中在其中一小段线路上的情况，从而引起电压降低和电流过载的问题。
以上就是PCB板布线的一些技巧。
在实际设计过程中，还需要根据具体的电路设计要求和特性进行合理的布线设计，从而实现电路性能和可靠性的最优化。
(完整word版)PCI-E的高速PCB布线规则
PCI-E 布线规则1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。
2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和电磁干扰（EMI）的影响。
芯片及PCIE信号线反面避免高频信号线，最好全GND）。
3、差分对中2条走线的长度差最多5MIL。
2条走线的每一部分都要求长度匹配。
差分线的线宽7MIL，差分对中2条走线的间距是7MIL。
4、当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建议置1到3个地信号过孔。
PCIE差分对采用25/14的过孔，并且两个过孔必须放置的相互对称。
5、PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相同的封装尺寸，位置要对称且要摆放在靠近金手指这边，电容值推荐为0.1uF，不允许使用直插封装。
6、SCL等信号线不能穿越PCIE主芯片。
合理的走线设计可以信号的兼容性，减小信号的反射和电磁损耗。
PCI-E 总线的信号线采用高速串行差分通信信号，因此，注重高速差分信号对的走线设计要求和规范，确保PCI-E 总线能进行正常通信。
PCI-E是一种双单工连接的点对点串行差分低电压互联。
每个通道有两对差分信号：传输对Txp/Txn，接收对Rxp/Rxn。
该信号工作在2.5 GHz并带有嵌入式时钟。
嵌入式时钟通过消除不同差分对的长度匹配简化了布线规则。
随着PCI-E串行总线传输速率的不断增加，降低互连损耗和抖动预算的设计变得格外重要。
在整个PCI-E背板的设计中，走线的难度主要存在于PCI-E的这些差分对。
图1提供了PCI-E高速串行信号差分对走线中主要的规范，其中A、B、C和D四个方框中表示的是常见的四种PCI-E差分对的四种扇入扇出方式，其中以图中A所示的对称管脚方式扇入扇出效果最好，D为较好方式，B和C 为可行方式。
高速ADC PCB布局布线技巧
INTRODUCTION
In today’s industry, the layout of the system board has become an integral part of the design itself. Therefore, it is of paramount importance that the designer has an understanding of the mechanisms that affect the performance of a high speed signal chain design.
REVISION HISTORY
1/12—Revision 0: Initial Version
Application Note
Plane Coupling...................................................................................4 Splitting Grounds ..............................................................................5 Conclusion..........................................................................................6 References ...........................................................................................6
DECOUPLING CAP
高速PCB设计指引
《高速PCB设计指引》之一在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。
PCB布线有单面布线、双面布线及多层布线。
布线时要注意输入端与输出端的连线，应避免相邻平行，以免产生反射干扰。
必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
PCB 板的设计过程是一个复杂的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。
一、电源、地线的处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。
所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：（１）加上去耦电容。
（２）Ａ、加宽电源、地线；Ｂ、数字电路的地用网状连接，模拟电路的地则一点连接。
（３）做成多层板，使用电源，地线平面层。
二、数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。
因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。
数字地与模拟地有一点短接，请注意，只有一个连接点。
也有在PCB上不共地的，这由系统设计来决定。
从表面上看，这样做是比较合理，然而在实际的电路中，数字电路和模拟电路并没有绝对的分开，对于这种情况就不能这样简单的处理了。
九条高速PCB信号走线规则
九条高速PCB信号走线规则
1.电源回返路径：保持信号和相应的地面层尽可能近，在回路长度和电流路径上减小电磁辐射。
2.信号层叠：在多层PCB中，将信号层与相邻的地层尽可能靠近，以减小串扰和电磁辐射。
3.高速信号层位于中间层：将高速信号层放置在PCB的内部层，以减小对外部层的干扰，并提高中间层的信号完整性。
4.地层间引通孔：在PCB的不同地层之间设置引通孔，以提供更好的地面连接和减小回路长度，从而减小串扰。
5.信号层间引通孔：将不同信号层之间的引通孔放置在相同的位置，形成垂直连接通道，以便信号传输和阻止串扰。
6.信号层间隔层：在不同信号层之间设置隔离层，以提供额外的电磁屏蔽和减小与相邻信号层的干扰。
7.信号走线长度匹配：对于同一组相关信号，确保各信号的走线长度相等或相差很小，以维持信号的同步传输。
8.信号走线宽度匹配：对于同一组相关信号，确保各信号的走线宽度相等或相差很小，以维持阻抗匹配。
9.地平面引通孔：在PCB的地平面上设置引通孔，以提供更好的地面连接和减小回路长度，从而减小串扰。
以上是九条高速PCB信号走线规则的详细介绍。
通过遵循这些规则，设计师可以最大程度地提高高速电子产品电路板的信号完整性和性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高速PCB布线实践指南 (上)
虽然印制电路板(PCB)布线在高速电路中具有关键的作用，但它往往是电路设计过程的最后
几个步骤之一。高速PCB布线有很多方面的问题，关于这个题目已有人撰写了大量的文献。
本文主要从实践的角度来探讨高速电路的布线问题。主要目的在于帮助新用户设计高速电路
PCB布线时对需要考虑的多种不同问题引起注意。另一个目的是为已经有一段时间没接触
PCB布线的客户提供一种复习资料。由于版面有限，本文不可能详细地论述所有的问题，
但是我们将讨论对提高电路性能、缩短设计时间、节省修改时间具有最大成效的关键部分。
虽然这里主要针对与高速运算放大器有关的电路，但是这里所讨论的问题和方法对用于
大多数其它高速模拟电路的布线是普遍适用的。当运算放大器工作在很高的射频(RF)频段
时，电路的性能很大程度上取决于PCB布线。“图纸”上看起来很好的高性能电路设计，如
果由于布线时粗心马虎受到影响，最后只能得到普通的性能。在整个布线过程中预先考虑并
注意重要的细节会有助于确保预期的电路性能。
原理图
尽管优良的原理图不能保证好的布线，但是好的布线开始于优良的原理图。在绘制原理
图时要深思熟虑，并且必须考虑整个电路的信号流向。如果在原理图中从左到右具有正常稳
定的信号流，那么在PCB上也应具有同样好的信号流。在原理图上尽可能多给出有用的信
息。因为有时候电路设计工程师不在，客户会要求我们帮助解决电路的问题，从事此工作的
设计师、技术员和工程师都会非常感激，也包括我们。
除了普通的参考标识符、功耗和误差容限外，原理图中还应该给出哪些信息呢？下面给
出一些建议，可以将普通的原理图变成一流的原理图。加入波形、有关外壳的机械信息、印
制线长度、空白区；标明哪些元件需要置于PCB上面；给出调整信息、元件取值范围、散
热信息、控制阻抗印制线、注释、扼要的电路动作描述......以及其它。
谁都别信
如果不是你自己设计布线，一定要留出充裕的时间仔细检查布线人的设计。在这点上很
小的预防抵得上一百倍的补救。不要指望布线的人能理解你的想法。在布线设计过程的初期
你的意见和指导是最重要的。你能提供的信息越多，并且整个布线过程中你介入的越多，结
果得到的PCB就会越好。给布线设计工程师设置一个暂定的完成点——按照你想要的布线
进展报告快速检查。这种“闭合环路”方法可以防止布线误入歧途，从而将返工的可能性降至
最低。
需要给布线工程师的指示包括：电路功能的简短描述，标明输入和输出位置的PCB略
图，PCB层叠信息(例如，板子有多厚，有多少层，各信号层和接地平面的详细信息——功
耗、地线、模拟信号、数字信号和RF信号)；各层需要那些信号；要求重要元件的放置位
置；旁路元件的确切位置；哪些印制线很重要；哪些线路需要控制阻抗印制线；哪些线路需
要匹配长度；元件的尺寸；哪些印制线需要彼此远离(或靠近)；哪些线路需要彼此远离(或靠
近)；哪些元器件需要彼此远离(或靠近)；哪些元器件要放在PCB的上面，哪些放在下面。
永远不要抱怨需要给别人的信息太多—太少吗？是；太多吗？不。
一条学习经验：大约10年前，我设计一块多层的表面贴装电路板——板子的两面都有
元件。用很多螺钉将板子固定在一个镀金的铝制外壳中(因为有很严格的防震指标)。提供偏
置馈通的引脚穿过板子。该引脚是通过焊接线连接到PCB上的。这是一个很复杂的装置。
板子上的一些元件是用于测试设定(SAT)的。但是我已经明确规定了这些元件的位置。你能
猜出这些元件都安装在什么地方吗？对了，在板子的下面。当产品工程师和技术员不得不将
整个装置拆开，完成设定后再将它们重新组装的时候，显得很不高兴。从那以后我再也没有
犯过这种错误了。
位置
正像在PCB中，位置决定一切。将一个电路放在PCB上的什么位置，将其具体的电
路元件安装在什么位置，以及其相邻的其它电路是什么，这一切都非常重要。
通常，输入、输出和电源的位置是预先确定好的，但是它们之间的电路就需要“发挥各
自的创造性”了。这就是为什么注意布线细节将产生巨大回报的原因。从关键元件的位置入
手，根据具体电路和整个PCB来考虑。从一开始就规定关键元件的位置以及信号的路径有
助于确保设计达到预期的工作目标。一次就得到正确的设计可以降低成本和压力——也就缩
短了开发周期。
旁路电源
在放大器的电源端旁路电源以便降低噪声是PCB设计过程中一个很重要的方面——包
括对高速运算放大器还是其它的高速电路。旁路高速运算放大器有两种常用的配置方法。
电源端接地：这种方法在大多数情况下都是最有效的，采用多个并联电容器将运算放大
器的电源引脚直接接地。一般说来两个并联电容就足够了——但是增加并联电容器可能给某
些电路带来益处。
并联不同的电容值的电容器有助于确保电源引脚在很宽的频带上只能看到很低的交流
(AC)阻抗。这对于在运算放大器电源抑制比(PSR)衰减频率处尤其重要。该电容器有助于补
偿放大器降低的PSR。在许多十倍频程范围内保持低阻抗的接地通路将有助于确保有害的
噪声不能进入运算放大器。图1示出了采用多个并联电容器的优点。在低频段，大的电容
器提供低阻抗的接地通路。但是一旦频率达到了它们自身的谐振频率，电容器的容性就会减
弱，并且逐渐呈现出感性。这就是为什么采用多个电容器是很重要的原因：当一个电容器的
频率响应开始下降时，另一个电容器的频率响应开始起作用，所以能在许多十倍频程范围内
保持很低的AC阻抗。
直接从运算放大器的电源引脚入手；具有最小电容值和最小物理尺寸的电容器应当与运算放
大器置于PCB的同一面——而且尽可能靠近放大器。电容器的接地端应该用最短的引脚或
印制线直接连至接地平面。上述的接地连接应该尽可能靠近放大器的负载端以便减小电源端
和接地端之间的干扰。图2示出了这种连接方法。
对于次大电容值的电容器应该重复这个过程。最好从0.01mF最小电容值开始放置，并且靠
近放置一个2.2mF(或大一点儿)的具有低等效串联电阻(ESR)的电解电容器。采用0508外
壳尺寸的0.01mF电容器具有很低的串联电感和优良的高频性能。
电源端到电源端：另外一种配置方法采用一个或多个旁路电容跨接在运算放大器的正电
源端和负电源端之间。当在电路中配置四个电容器很困难的情况下通常采用这种方法。它的
缺点是电容器的外壳尺寸可能增大，因为电容器两端的电压是单电源旁路方法中电压值的两
倍。增大电压就需要提高器件的额定击穿电压，也就是要增大外壳尺寸。但是，这种方法可
以改进PSR和失真性能。
因为每种电路和布线都是不同的，所以电容器的配置、数量和电容值都要根据实际电路
的要求而定。
寄生效应
所谓寄生效应就是那些溜进你的PCB并在电路中大施破坏、令人头痛、原因不明的小
故障。它们就是渗入高速电路中隐藏的寄生电容和寄生电感。其中包括由封装引脚和印制线
过长形成的寄生电感；焊盘到地、焊盘到电源平面和焊盘到印制线之间形成的寄生电容；通
孔之间的相互影响，以及许多其它可能的寄生效应。图3(a)示出了一个典型的同相运算放大
器原理图。但是，如果考虑寄生效应的话，同样的电路可能会变成图3(b)那样。
在高速电路中，很小的值就会影响电路的性能。有时候几十个皮法(pF)的电容就足够了。相
关实例：如果在反相输入端仅有1pF的附加寄生电容，它在频率域可以引起差不多2dB的
尖脉冲(见图4)。如果寄生电容足够大的话，它会引起电路的不稳定和振荡。
当寻找有问题的寄生源时，可能用得着几个计算上述那些寄生电容尺寸的基本公式。公式(1)
是计算平行极板电容器(见图5)的公式。
C表示电容值，A表示以cm2为单位的极板面积，k表示PCB材料的相对介电常数，d表
示以cm为单位的极板间距离。
带状电感是另外一种需要考虑的寄生效应，它是由于印制线过长或缺乏接地平面引起
的。
式(2)示出了计算印制线电感(Inductance)的公式。参见图6。
W表示印制线宽度，L表示印制线长度，H表示印制线的厚度。全部尺寸都以mm为单位。
图7中的振荡示出了高速运算放大器同相输入端长度为2.54 cm的印制线的影响。其
等效寄生电感为29 nH(10-9H)，足以造成持续的低压振荡，会持续到整个瞬态响应周期。
图7还示出了如何利用接地平面来减小寄生电感的影响。
通孔是另外一种寄生源；它们能引起寄生电感和寄生电容。公式(3)是计算寄生电感的公式
(参见图8)。
T表示PCB的厚度，d表示以cm为单位的通孔直径。
公式(4)示出了如何计算通孔(参见图8)引起的寄生电容值。
er表示PCB材料的相对磁导率。T表示PCB的厚度。D1表示环绕通孔的焊盘直径。D2
表示接地平面中隔离孔的直径。所有尺寸均以cm为单位。在一块0.157 cm厚的PCB上一
个通孔就可以增加1.2 nH的寄生电感和0.5 pF的寄生电容；这就是为什么在给PCB布线
时一定要时刻保持戒备的原因，要将寄生效应的影响降至最小。