集成电路课程设计报告三输入异或门电路

. -
**: 14461221
**: 14461223
课程设计
课程名称：集成电路设计
实验题目：三输入异或门电路设计
学生**：
学生**：
学院〔系〕：信息数理学院专业班级：
指导教师：
实习时间：2017 年06 月19 日 2017 年06 月30 日
三、电路设计：
3.1使用S—edit画出电路电路原理图总电路图：
分模块电路图1：与门
分模块电路图2：反相器
3.2使用T-Spice对画出电路原理图进展电路仿真
电路仿真代码：
vvdd Vdd GND 5.0
va A Gnd PULSE (0 5 200n 0.3n 0.3n 200n 400n)
vb B Gnd PULSE (0 5 100n 0.3n 0.3n 100n 200n)
vc C Gnd PULSE (0 5 50n 0.3n 0.3n 50n 100n)
.tran/op 1n 400n method =bdf
.print tran v(Y) v(Y) v(C) v(B) v(A)
3.3电路仿真结果：
输入信号：
输出结果：
四、幅员设计：
4.1设计规则
序号名称Rule distance
/lambda
1.1 Well Minimum Width 10.000
1.3 Well to Well(Same Potential) Spacing 6.000
2.1 Active Minimum Width
3.000
2.2 Active to Active Spacing
3.000
2.3a Source/Drain Active to Well Edge 5.000
2.3b Source/Drain Active to Well Space 5.000
2.4a WellContact(Active) to Well Edge
3.000
2.4b SubsContact(Active) to Well Spacing
3.000
3.1 Poly Minimum Width 2.000
3.2 Poly to Poly Spacing 2.000
3.3 Gate E*tension out of Active 2.000
3.4a/
4.1a Source/Drain Width 3.000
3.4b/
4.1b Source/Drain Width 3.000
3.5 Poly to Active Spacing 1.000
4.2a/2.5 Active to N-Select Edge 2.000
4.2b/2.5 Active to P- Select Edge 2.000
4.3a Select Edge to Actt 1.000
4.4a Select Minimum Width 2.000
4.4c Select to Select Spacing 2.000
光刻版对位次序：
M2→M1;M3→M1; M4→M1; M5→ M1; M6→M1; M7→M1; M9→M1;M8→M9;胖瘦标记：
4.5检测电路设计：
PMOS检测NMOS检测P+检测
N+检测Poly检测N阱检测
有源区检测4.6工艺流程:〔N阱CMOS工艺〕
1.衬底准备，选用P型衬底；
2.衬底氧化，生成和；
3.N-阱光刻，形成阱版；
4 N-阱注入，N-阱推进，退火，清洁外表；
5.生长薄氧化硅、长氮化硅；
6.光刻场区〔active反版〕；
7.N管场区光刻、注入；
8.场区氧化〔LOCOS〕，只是局部氧化；
9.清洁有源区外表、长栅氧；
10.阈值电压调整区光刻、注入；
11.多晶淀积掺杂、掺杂、光刻；
12.进展N管LDD光刻、注入；
13.进展P管LDD光刻、注入；
14.侧墙氧化物淀积、侧墙腐蚀；
15.用P-plus掩膜版光刻后进展P+有源区注入；
有源区：
多晶硅：
硼掺杂(P+)：
磷掺杂(N+)：刻孔：
刻蚀金属1：
刻蚀金属2：
分模块幅员1：与门
分模块电路图2：反相器
总幅员4.8 DRC检测：
4.9幅员电学性能测试：
使用T-Spice对画出电路幅员进展电路仿真
电路仿真代码：
vvdd Vdd GND 5.0
va A Gnd PULSE (0 5 200n 0.3n 0.3n 200n 400n)
vb B Gnd PULSE (0 5 100n 0.3n 0.3n 100n 200n)
vc C Gnd PULSE (0 5 50n 0.3n 0.3n 50n 100n)
.tran/op 1n 400n method =bdf
.print tran v(Y) v(Y) v(C) v(B) v(A)
输入输出信号：
4.10主要薄膜种类及性能参数要求〔包括氧化、隔离、屏蔽、电阻、互连、钝化等所有薄膜的厚度、电阻率及特殊要求〕
1. 预氧化；200nm，1100-1150℃，干湿干
干氧氧化：
湿氧氧化
氧化消耗的Si与生成的SiO2 的厚度比：
特点：氧化层致密，Si-SiO2界面陡峭，界面态密度低，氧化速率不高，获得厚氧化层困难。

2. APCVD 沉积SiO2；500nm，430-450℃
特点：低温、常压、生长速率大、沉积膜疏松
设备：
3.栅氧化；80nm
原理：
设备：氧化炉
设备图：
4. Al-Si溅射沉积；厚1.1 µm
为了保证半导体与金属间有可靠的接触，必须在连线光刻完成后做合金处理，对Al-Si 连线，在温度为430-450 C的N2/H2〔4：1〕混合气体〔Forming gas〕中进展合金，时间约30min。

H2的参加是为了降低CMOS 器件的界面态。

设备：多功能离子束增强沉积设备
原理：溅射镀膜是利用气体放电辉光产生的正离子在电场作用下高速轰击阴极靶，使靶材中的原子〔或分子〕逸出而淀积到被镀衬底〔或工件〕的外表，形成所需要的薄膜。

气体：Ar
设备图：
5. 沉积钝化层；PECVD SiO*Ny，800nm，或PI
气体：氨气、笑气
五、自我总结〔包括正确性、规*性、可用性、创新点、缺乏〕。