计算机组成原理课外习题

《计算机组成原理》课外习题

前言

“计算机组成原理”保程是计算机专业与核心基础，其理论性比较强，学生感觉抽象难以理解，因而必须配备相应的习题集，由于所选教材习题类型单一，题量有限，且有些习题不太适合我系的实际教学，及学生的具体情况，因此课程组在所选项的教材的基础上，又参考了蔡月茹编写的《计算机组成原理指导书与习题集》，编写的习题集，如有失误之处请欢迎读者批评指正。

计算机组成原理课程组

第一章习题

1、比较数字计算机和模拟计算机的特点。

2、数字计算机如何分类？分类的依据是什么？

3、数字计算机有哪些主要应用？

4、冯、诺依曼计算机的主要设计思想是什么？它包括哪些主要组成部分？

5、什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？

6、什么是指令？什么是程序？

7、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

8、什么是内存？什么是外存？什么是CPU？什么是接口？简述其功能。

9、计算机的系统软件包括哪几类？说明它们的用途？

10、说明软件发展的演变过程。

11、现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影响？

12、为什么软件能够转化为硬件？硬件能够转化为软件？实现这种转化的媒介是什么？

13、从哲学的观点阐述硬件与软件的关系及其相互转换。

第二章习题

1、将下列二进制数转换成十进制数。

(1) 10011101

(2) 10110110

(3) 10000111

(4) 00111000

2、将下列十进制数转换成二进制数,再转换成八进制数和十六进制数。

(1) 234

(2) 1023

(3) 131.5

(4) 27/32

3、写出下列二进制数的原码、反码、补码和移码。

(1) 11010100

(2) 0.1010000

(3) -10101100

(4) -0.0110000

4、对下列四位有效信息作CRC编码，生成多项式是G(x)=x3+x2+1:

（1） 1000；

（2） 1111；

（3） 0001；

（4） 0000；

5、已知下列[x]补和[y]补的值，用补码加减法计算[x+y]补和[x-y]补，指出结果是否溢出：

(1) [x]补=0.11011，[y]补=0.00011；

(2) [x]补=0.10111，[y]补=1.00101；

(3) [x]补=1.01010，[y]补=1.10001；

6、用原码一们乘法，补码一位乘法，补码二位乘法计算Ｘ*Ｙ。

(1) Ｘ＝０.１１０００Ｙ＝－０.１１１１

(2) Ｘ＝－０.１１１１Ｙ＝－０.１１０１１

(3) Ｘ＝－０.０１０１１Ｙ＝－０.０１０１０

7、用原码加减交替法和补码加减交替法计算Ｘ／Ｙ。

(1) Ｘ＝０.１１０００Ｙ＝－０.１１１１１

(2) Ｘ＝－０.０１０１１Ｙ＝０.１１０１１

(3) Ｘ＝－０.０１０１０Ｙ＝－０.０１１０

8、一个8位寄存器中的十六进制数据C516经过一次算术右移后变成什么？再经过一次逻辑左移后变成什么？再经过一次小循环右移后变成什么？再经过一次大循环左移后变成什么？

第三章习题

1、存储器芯片的容量通常用a×b的方式表示，其中a为字数，b为每个字的位数。如果问以下几种存储器芯片分别有多少位地址线和数据线？

（1）2K×16

（2）64K×8

（3）16M×32

（4）4G×4

2、用64×1位的SRAM芯片设计一个总容量为1024字节的16位存储器，画出逻辑图并指出所需的所有输入和输出信号。

3、在一个具有8个存储体的低位多体交叉存储器中，如果处理器的访存地址为以下八进制值，求该存储器比单体存储器的平均访问速率提高多少（忽略初启时的延迟）？

4、一个直接相联cache的块长为4个16位的字，容量为4096字，主存容量为64K字。提示

（1）设计该cache的地址映象方式；

（2）主存中有多少个块？cache中有多少个块？

5、有一个"cache-主存"存储层次。主存共分8个块（0-7），cache为4个块（0-3），采用直接相联映像。

（1）对于如下主存块地址流：1，2，4，1，3，7，0，1，2，5，4，6，4，7，2，如主存中内容一开始未装入cache中，请列出每次访问后cache中各块的分配情况；

（2）对于（1），指出块失效又发生块争用的时刻；

（3）对于（1），求出此期间cache之命中率。

6、某计算机的页式虚拟存存储器管理中采用长度为16字的页面。页表内容如下表所示，求当CPU程序按下列二进制虚拟字地址访存时产生的实际字地址：

（1）00101101

（2）10100000

（3）10001000

先通过高4位即虚页号，在表中找到实页号，然后用实页号并上它的页内地址（即低4位），就是实际地址。

第四章习题

1、ASCII码是7位，如果设计主存单元字长为31位，指令字长为12位，是否合理？为什么?

2、假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，在此情况下，这台计算机地址规定用6位表示，问：

（1）若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？

（2）当双操作数指令条数取最大值，且此基础上单操作数指令条数也取最大值时，试计算这三类指令容许拥有的最多指令数各是多少？

3、指令格式结构如下所示，试分析指令格式及寻址方式特点：

15 10 7 4 3 0

4、指令结构如下所示，试分析指令及寻址方式特点。

15 10 7 4 3 0

5、指令结构如下所示，试分析指令及寻址方式特点。

15 12 11 9 8 6 5 3 2 0

6、一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址，I，X，D组成该指令的操作数有效地址E，设R为变址寄存器，PC为程序计数器。请在下表中第一列位置填入适当的寻址方式名称。

7、某计算机字长为16位，主存容量为640K字，采用单字长指令单地址指令，共有80条指令，试采用直接、间接、变址、相对四种寻址方式设计指令格式。

8、某机字长为16位，主存容量为128K，单字长指令，有50种操作码，采用页面寻址，间接，直接等寻址方式。CPU中有PC，IR，AR，DR和4 个通用寄存器，页面寻址可用PC高位部分与形式地址部分拼接成有效地址，问：

（1）、指令格式如何安排？

（2）、主存能多少页面？每页多少单元？

（3）、能否增加其他寻址方式？

9、设某机字长为32位，CPU中有16个32位通用寄存器，设计一种能容纳64种操作的指令系统，如果采用通用寄存器作基址寄存器，则RS型指令的最大存储空间是多少？

10、设计串联堆栈的逻辑线路。

11、将表4、6的指令系统改造成二地址格式的指令系统。

12、具有通用寄存器的某机有加法指令、减法指令、指令格式及功能与SPARC

相同，且R0的内容恒为零。现要将R2的内容清除，该如何实现？

13、从以下有关RISC的描述中，选择正确答案：

A、采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。

B、为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选

一部分实现的。

C、 RISC的主要目标是减少指令数。

D、 RISC设有乘、除法指令和浮点运算指令。

14、根据操作数所在位置、指出其寻址方式（填空）

（1）操作数在寄存器中，为（）寻址方式。

（2）操作数地址在寄存器中，为（）寻址方式。

（3）操作数在指令中，为（）寻址方式。

（4）操作数地址（主存）在指令中，为（)寻址方式。

(5) 操作数的地址，为某一寄存器内容与位移量之和，可以是（）寻址方式。

A: 寄存器寻址

B：寄存器相对寻址

C：立即

D：直接

E：变址、基址、相对

第五章习题

1、假设某机器有80条指令，平均每条指令由12条微指令组成，其中有一条取指微指令是所指令公用的。已知指令长度为32位，请写出控制存储器容量。

2、微程序控制器中，机器指令与微指令的关系是（）

A、每一条机器指令由一条微指令来执行

B、每一条机器指令由一段由微指令编程的微程序来解释执行

C、一段机器指令组成的程序可由一条微指令来执行

D、一条微指令由若干个机器指令组成

3、同步控制是（）

A、只适用于CPU控制的方式

B、只适用于外围设备控制的方式

C、由统一时序信号控制的方式

D、所有指令执行的时间都相同的方式

4、在计算机系统中，表征系统运行状态的部件是（）

A、程序计数器

B、累加寄存器

C、中断寄存器

D、程序状态字

5、并行处理技术已成为计算机技术发展的主流，它可贯穿于信息加工的各个步骤和阶段，概括起来主要有三种形式：并行，并行，并行。

6、多媒体CPU是带有技术的处理器，它是一种技术，特别适用于处理。

7、简述采用直接表示法微指令的特点？

8、微程序控制器应有哪几部分组成？画出并行微程序控制器的时序图？

第六章习题

1、总线的同步传输方式与异步传输方式有何区别？各适合于哪些场合？

2、用异步串行传输方式发送十六进制数3A16，数据位为8位，偶校验位1位，停止位1位，画出波形图。

3、画出分布式查询方式下每个总线设备中的优先权判决逻辑电路图。

4、在异步串行传输方式下，起始位为1位，数据位位8位，偶校验位1位，如果波特率为1200bps,球这时的比特率是多少?

5、试设计一个四输入端独立请求的固定优先级总线裁决电路。

6、在一个16

位总线中，时钟频率为50MHz，总线数据传输的周期时4个时钟周期传输一个字；

(1)问总线的数据传输率是多少？

(2)为了提高数据传输率，将总线的数据线改为32位，问这时总线的数据传输率是多少？

(3)在(1)的情况下，将时钟频率加倍，问这时总线的数据传输率是多少？

6、在一个采用50MHz时钟的总线中，采用了块传输方式以支持块长为8个字的cache，每个字的长度为4字节。

(1)对于读操作，访问顺序是1个周期接受地址，3个周期延迟，8个周期用于传输8个字。问读操作的总线数据传输速率是多少？

(2)对于写操作，访问顺序是1个周期接受地址，2个周期延迟，8个周期用于传输8个字。问写操作的总线数据传输速率是多少？

8、一种总线采用64位数据和地址复用的线路。能在一个时钟周期中传输一个64位的数据或地址。读写操作在传输地址信息之后有3个时钟周期的延迟，从第四周期开始，存储器系统能以每时钟周期传输64位的速度，最多连续传输8个时钟周期。求这种总线的最大数据传输速率。(单位为字节/时钟周期)

9、一种总线采用分离的32位地址和32位数据的总线。读操作在传输地址信息之后有3个时钟周期的延迟，从第四周期开始，存储器系统能够以每时钟1个字（32位）的速度传输最多8个字。对于写操作，第一个数据字与地址一起传输，在经过3个周期的延迟之后能够以每个时钟周期1个字的速度最多传输7个其余的数据字。求这种总线读操作和写操作的最大数据传输速率分别时多少？

10、什么叫总线？它有什么用途？试举例说明？

第七章习题

1、模数转换（ADC）用于将输入的模拟信号转换成数字信号，列举出几个ADC

的例子并说明输入的是什么数据。

2、设一个磁盘的平均寻道时间为20ms,传输速率是1Mb/s,控制器延迟是２ms,转速为每分钟5400转。求读写一个512字节的扇区的平均时间。

3、设写入磁盘存储器的数据代码为1011011100，试画出采用归零制（ＲＺ）、不归零制（ＮＲＺ）、调相制（ＰＭ）和调频频制（ＦＭ）记录方式下的写磁头信号编码波形。

4、在只读光盘上记录的信息为00100001000001000100,试画出记录方式示意图。

第八章习题

1、若计算机共有5级中断，中断响应的优先次序从高到低依次是12345，若要将中断的优先次序改为14523，试设计各级中断处理程序的中断屏蔽位。

2、在程序查询的输入输出方式的系统中，有三个不同的外围设备。假定一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。求CPU在以下三种情况下为输入输出查询所花费的时间比率（百分率），假定进行足够的查询以避免数据丢失。

（1）鼠标器必须在每秒进行30次查询。

（2）软盘与CPU的数据传输以16位的单位进行，数据传输速率为50KB/s。

（3）硬盘传输数据以32位的字为单位，传输速率2MB/s。

3、在上题的系统中假设采用中断方法进行控制，每次传输仍以16位的单位以每秒50KB/s的速率进行，每次传输的开销（包括中断处理）为100个时钟周期。求CPU为传输软盘数据花费的时间比率。

4、在上两题的系统中假设采用DMA控制器进行输入输出操作，假定DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期。硬盘的传输速度为2MB并采用DMA。如果平均传输的数据长度为4KB，问在硬盘工作时50MHz的处理器将用多少时间比率进行输入输出操作，忽略DMA申请使用总线的影响。

5、一个DMA模块采用周期挪用方式从一个速率为9600b/s的设备向存储器传输字符。CPU读取指令的速率为每秒100万条，每条指令一个字，问DMA模块对于CPU速率的影响有多少？

6、某数组多路通道连接3台磁盘设备，这些磁盘的数据传输速率分别为5Mb/s、6Mb/s、8Mb/s。问该通道的传输速率至少应为多少？

7、某32位计算机有2条选择通道和1条字节多路通道。每条选择通道支持2

个磁盘和2个磁带设备。字节多路通道连接2个打印机、2个读卡机和10台终端。假定以下各设备的数据传输速率：

磁盘800Kb/s

磁带200Kb/s

打印机6、6Kb/s

读卡机1、2Kb/s

终端1Kb/s

问系统的输入输出传输速率最大值为多少？