电路板PCB设计规范

电路板（PCB）设计规范

1. 目的

规范产品的PCB 设计，规定PCB 工艺设计的相关参数，使得PCB 的设计满足可生产性、可测试性、安规、EMC、EMI 等的技术规范要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。

2. 适用范围

本规范适用于所有电了产品的PCB 设计，也可用PCB 投板工艺审查、单板工艺审查等活动。

3. PCB设计流程

3．1 LAYOUT的事前准备事项

3．1．1审查及理解原理图，

仔细审读原理图，理解电路的工作条件。如模拟电路的工作频率，数字电路的工作速度等与布线要求相关的要素。理解电路的基本功能、在系统中的作用等相关问题。了解相关的设计约束条件。

在与原理图设计者充分交流的基础上，确认板上的关键网络，如电源、时钟、高速总线等，了解布线要求。理解板上的高速，高压器件及其布线要求。

对原理图进行制图审查。对不符合原理图制图规范的地方，要明确指出，并积极协助原理图设计者进行修改。得到关键元器件的封装图

3．1．2同机构工程师沟通

了解产品的外观，PCB尺寸图，及相关设计约束条件

3．1．3同电装的工艺工程师及SMT工程师沟通

了解相关的制造能力及工艺水准

了解相关的设计约束条件

3．1．4同相关的电路板制造厂的技术工程师沟通

了解相关的制造能力及工艺水准

了解相关的设计约束条件

3. 2 确定所有约束条件及设计规格

3．2．1确定电路板尺寸，根据机构图纸设定安装尺寸及禁止布线，摆放区域。

3．2．2确定电路板的基本参数：板层，板材，最小孔径，盲埋孔，最小线宽，最小线距

3．2．3确定板子的加工工艺：波峰焊，回流焊，波峰+回流焊，双面回流焊

3．2．4确定板子的插件形式：手插，机插，全机贴，机贴+手插

3．2．5确定板子的拼板方案及工艺边

3．2．6确定板子是否需ICT测试

以上内容将直接关系到PCB设计。

3．3造元件库

将所有设计标准元件库中没有的元件根据设计资料建立专属元件库

3．4生成网络表

创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。保证网络表的正确性和完整性。

3．5元器件调入

可用手动或自动方法将元器件全部调入。

3．6匹配网络表

将网表调入PCB设计软件中，直到全部匹配，没有报错为止。如有，可以修改PCB元件库或原理图元件库，重新生成网表，直到完全匹配。

有了完全匹配的网表就可保证PCB设计中或设计结束时可用软件提供的设计工具进行DRC(设计规则检查)

3．7将各种设计规则及约束条件输入设计软件

3．8元器件预布局

3．9布线

3．10可选用自动布线方式观察在满足设计约束条件下的布通率，以便调整布局再次布线，在多次的布局-布线后选择一种最佳方案。

3．11检查所有有结构尺寸要求的元器件尺寸，锁定这些元器件。

锁定所有关键元器件。

3．12手工布线

锁定所有手动预布线。

3．13自动布线（视情况需要而定，通常自动布线没有全手动布线美观及符合设计规则）在满足设计约束的条件下，修改布线参数，直到完全布通

3．14手动整理布线

3．15进行DRC检查

主要检查short-circuit，un-routed net，clearance

3．16对所有过孔及通孔焊盘加泪滴焊盘（TEAR DROPS）

再次DRC检查，主要检查CLEARANCE

3．17 对接地网络进行大面积覆铜

进行综合DRC检查

3．18调整字符位置，将在元器件下，焊盘及过孔上的字符移开。

用孔径编辑工具（hole size edit）检查孔径，对不符合设计规则的点进行修改。

3．19进行设计评审

3．20转换GERBER文件，填写PCB板申请单。将文件发送给采购制板

3．21按PCB制图规范出图。

3．22将文件发送给项目工程师归档

4. PCB设计的基本准则

4.1布局

4．1．1了解原理图中的主零件，周边元件及线路走向。根据结构设计的要求约束零件放置的区域和限高。布局应满足: 总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。4．1．2依线路走向关系将零件放好。根据单板的主信号流向规律安排主要元器件

4．1．3考虑零件与零件的关系，彼此接线越多，应尽可能排在一起，缩短彼此走线距离。

4．1．4主零件的附属零件必须放在附近，尤其是主IC的振荡回路，更必须放在IC旁边。

4．1．5考虑电气特性，如GND回路采用放射性形状连接。

4．1．6相同类型元件尽可能放在一起，以X,Y轴方向排列。

4．1．7零件摆放方向应尽可能一致，特别是有极性的元器件，可节省空间，减少错插，提高检验效率及SMT机器运作时间。

4．1．8属于同一组回路的元器件必须排在一起，成一方块形状。使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔

4．2元件排列

元器件在电路板上的排列恰当与否，关系到以后的组装，维修的难易度，也影响生产成本及效率。4．2．1如板上有较多发热元件时应考虑散热效果，元器件需同发热的散热器及功率晶体管隔开一定的距离，不得接触放置。竖放的板子应将发热元件放在板的最上面，双面放器件时底层不得放器件。4．2．2为电路表现出最好的效能，元件相互间的信号线越短越好，可降低阻抗，减少电感量。4．2．3元件排列方向以实体和波峰焊方向成垂直，因为它跟焊点好坏，放置元件的效率有密切关系。4．2．4 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。

4．3布线

4．3．1布线优先次序

关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。

尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。

必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。

4．3．2电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。耦合电容直接加于IC的电源及地PIN旁

4．3．3铜箔宽度必须要能承受信号所需的最大电流，尤其是VCC及GND线必须设计较宽线宽的设计标准见：IPC-2221A 印制板设计通用标准，第35页

4．3．4有阻抗控制要求的网络应布置在阻抗控制层上

4．4 EMI抑制方法：

4．4．1接地线尽可能保持越短越好

4．4．2线宽最好为长度的1/5

4．4．3如PCB为双层板时则保持电源和接地线尽可能靠近些，空间回路面积可因此而减小。

4．4．4电源和逻辑线路的接地回路必须分开

4．4．5高电流必须有单独的接地回路

4．4．6保持线径越粗越好

4．4．7降低电流

4．4．8降低频率

4．4．9导线避免锐角及45度角走法，必须呈弧角。

4．5 模拟电路设计所牵涉的重要问题：

4．5．1电路板上与数字电路接地点分隔，数字和模拟部分分开放置。

4．5．2在多层板设计中，接地面积越大越好，以减低电压和把模拟信号掩蔽起来

4．5．3把敏感度低的模拟信号与高速时钟和驱动电路分隔开来。

4．5．4高频电路的线迹必须经过特别布置，甚至加上屏蔽以符合电磁干扰及射频干扰的管制要求。4．5．5初级电源供应电路的引入端须有足够的分隔。

4．5．6 如果电源的输出负极接地，输出负极独立，与保护地一点接地，一般不通过外壳传输电流。4．5．7 回路走线避免来回缠绕。

4．6 高速PCB设计准则

4．6．1定义和分割平面层

在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。所有布线层都尽量靠近一平面层，优选地平面为走线隔离层。为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。

可以根据需要设计1--2个阻抗控制层，如果需要更多的阻抗控制层需要与PCB产家协商。阻抗控制层要按要求标注清楚。将单板上有阻抗控制要求的网络布线分布在阻抗控制层上。平面层一般用于电路的电源和地层（参考层），由于电路中可能用到不同的电源和地层，需要对电源层和地层进行分隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽度为50mil，反之，可选20--25mil 。平面分隔要考虑高速信号回流路径的完整性。当由于高速信号的回流路径遭到破坏时，应当在其他布线层给予补尝。例如可用接地的铜箔将该信号网络包围，以提供信号的地回路。

4．6．2 地线回路规则（环路最小规则）：

即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。

4．6．3 窜扰控制

串扰（CrossTalk）是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。

克服串扰的主要措施是：

加大平行布线的间距，遵循3W规则。

在平行线间插入接地的隔离线。

减小布线层与地平面的距离。

4．6．4 屏蔽保护

对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号。对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。

4．6．5 走线的方向控制规则：

即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。

4．6．6 走线的开环检查规则：

一般不允许出现一端浮空的布线（Dangling Line),

主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。4．6．7 阻抗匹配检查规则：

同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。

4．6．8 走线终结网络规则：

在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。

A. 对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配或终端并联匹配。前者

结构简单，成本低，但延迟较大。后者匹配效果好，但结构复杂，成本较高。

B. 对于点对多点（一个输出对应多个输出）连接，当网络的拓朴结构为菊花链时，应选择终端

并联匹配。当网络为星型结构时，可以参考点对点结构。

星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。在实际操作中要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。

4．6．9走线闭环检查规则：

防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。4．6．10 走线的分枝长度控制规则：

尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。

4．6．11走线的谐振规则：

主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。4．6．12走线长度控制规则：

即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。

4．6．13 倒角规则：

PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好。

4．6．14 器件去藕规则：

A. 在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，

对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。

B. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到

由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。

C. 在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。

4．6．15 器件布局分区/分层规则：

A. 主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。

通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。

B. 对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中

间用地层隔离的方式。

4．6．16 孤立铜区控制规则：

孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。在实际的制作中，PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。

4．6．17 电源与地线层的完整性规则：

对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。

4．6．18 重叠电源与地线层规则：

不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。

4．6．19 3W规则：

为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。

4．6．20 20H规则：

由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。

解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。

4．6．21 五---五规则：

印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。

5．和PCB板厂相关的设计规范及标准

请参阅如下文件：

IPC-6011 印制板通用性能规范

IPC-6012B 刚性印制板通用性能规范

IPC-2221A 印制板设计通用标准

IPC-2222 刚性有机印制板设计分标准

5.1.1 确定PCB 使用板材以及TG 值，例如FR—4、铝基板、陶瓷基板、纸芯板等。

5.1.2 确定PCB 的表面处理镀层，例如镀锡、镀镍金或OSP 等。

5.1.3 确定符合板厂制造能力的设计参数，通常各档次板厂极限加工能力如下表所示，而PCB可制造性

设计的基本准则为：在每一个地方尽可能降低制造难度，通常应尽可能避免使用板厂的极限加工能力设计

序号项目单面板厂普通双面板厂多层板厂顶级板厂

1机械钻孔孔径mm0.50.30.250.2

2激光钻孔孔径mm0.1-0.15

3线宽mil10753

4线间距mil10653

5文字线宽mm0.20.20.150.13

6文字高度mm1111

6. PCB设计工艺规范内容

6.1 热设计要求

6.1.1 高热器件应放于出风口或利于对流的位置

6.1.2 散热器的放置应利于对流

6.1.3 温度敏感器件应远离热源

对于自身温升高于30℃的热源，一般要求：

a．在风冷条件下，电解电容等温度敏感器件离热源距离要求大于或等于2.5mm；

b．自然冷条件下，电解电容等温度敏感器件离热源距离要求大于或等于4.0mm。

若因为空间的原因不能达到要求距离，则应通过温度测试保证温度敏感器件的温升在降额范围内。6.1.4 大面积铜箔处理

为防止板子焊接后由于受热不均匀弯曲，覆铜时应尽量在每层上均匀覆铜，避免在某一区域内集中覆铜，而其它部位没有覆铜的情况。

为了保证透锡良好，在大面积铜箔上的元件的焊盘要求用隔热带与焊盘相连，对于超过5A

以上大电流的焊盘不能采用隔热焊盘，如图所示：

6.1.5 为了避免器件过回流焊后出现偏位、立碑现象，对回流焊的0805 以及0805 以下片式元件

两端焊盘应保证散热对称性，焊盘与印制导线的连接部宽度不应大于0.4mm（对于不对称焊盘），

6.1.6 确定高热器件的安装方式易于操作和焊接，原则上当元器件的发热密度超过0.4W/cm3，单靠元器件的引线腿及元器件本身不足充分散热，应采用散热网、汇流条等措施来提高过电流能力，汇流条的支

脚应采用多点连接，尽可能采用铆接后过波峰焊或直接过波峰焊接，以利于装配、焊接；对于较长的汇流条的使用，应考虑过波峰时受热汇流条与

PCB 热膨胀系数不匹配造成的PCB 变形。

6.2 器件库选型要求

6.2.1 PCB上已有元件库器件的选用应保证封装与元器件实物外形轮廓、引脚间距、通孔直径等

相符合。

元件的孔径形成序列化，通常按0.1mm一档递增，例如：0.5,0.6,0.7……

为保证模具寿命，单面板的最小孔径必须大于0.8mm,机插板的最小孔径必须大于1mm.

器件引脚直径与PCB 焊盘孔径的对应关系如下表所示：

；1/2.4；1.1/2.6；1.2/2.8；1.3/3；1.4/3.2，1.5/3.4

如元件引脚为扁平形状等异形脚，其孔径应根据实际引脚形状设置长圆或长方形焊盘，根据实际情况选择调整。

6.2.2 PCB 上未建封装库的器件，应根据器件资料建立元件封装库，并保证丝印库与实物相符合，特别是新建立的电磁元件、自制结构件等的元件库是否与元件的资料（承认书、图纸）相符合。新器件应建立能够满足不同工艺（回流焊、波峰焊、通孔回流焊）要求的元件库。

6.2.3 需过波峰焊的SMT 器件要求使用表面贴波峰焊盘库

6.2.4 轴向器件和跳线的引脚间距的种类应尽量少，以减少器件的成型和安装工具。

6.2.5 不同PIN 间距的兼容器件要有单独的焊盘孔，特别是封装兼容的继电器的各兼容焊盘之

间要连线。

6.2.6 除非实验验证没有问题，否则不能选用和PCB 热膨胀系数差别太大的无引脚表贴器件，

这容易引起焊盘拉脱现象。

6.2.7 除非实验验证没有问题，否则不能选非表贴器件作为表贴器件使用。因为这样可能需要

手焊接，效率和可靠性都会很低。

6.3 布局工艺要求

6.3.1 PCBA 加工工序合理

综合考虑PCB性能和加工的效率选择加工流程。加工工艺的优选顺序见下表：

序

号名称工艺流程特点适用范围

1单面插装成型—插件—波峰焊焊接效率高，PCB 组

装加热次数为一次器件为THD

2单面贴装焊膏印刷—贴片—回流焊接效率高，PCB 组

装加热次数为一次器件为SMD

3单面混装焊膏印刷—贴片—回流焊接—THD—

波峰焊接效率较高，PCB 组装

加热次数为二次

器件为

SMD、THD

4双面混装贴片胶印刷—贴片—固化—翻板

—THD—波峰焊接—翻板—手工焊效率高，PCB 组装加

热次数为二次

器件为

SMD、THD

5双面贴装、

插装焊膏印刷—贴片—回流焊接—翻板—

焊膏印刷—贴片—回流焊接—手工焊

效率高，PCB 组装加

热次数为二次

器件为

SMD、THD

6常规波峰焊

双面混装焊膏印刷—贴片—回流焊接—翻—

贴片胶印刷—贴片—固化—翻板

—THD—波峰焊接—翻板—手工焊

效率较低，PCB 组装

加热次数为三次

器件为

SMD、THD

的进板标识。（对于回流焊，可考虑采用工装夹具来确定其过回流焊的方向）

6.3.3 两面过回流焊的PCB 的BOTTOM 面要求无大体积、太重的表贴器件。

6.3.4 需点胶波峰焊元器件，为不形成阴影效应，元器件放置后尽可能和板的行进方向垂直，元件之间距离必须大于0.7mm

6.3.5 BOTTOM 面表贴器件需过波峰时，应确定贴装阻容件与SOP 的布局方向正确，SOP 器件轴向需与波峰方向一致。

a. SOP 器件在过波峰尾端需接增加一对偷锡盘。尺寸满足图19 要求。

b. SOT 器件过波峰尽量满足最佳方向。

6.3.6 SOJ、PLCC、QFP 等表贴器件不能过波峰焊。

6.3.7 过波峰焊的SOP 之PIN 间距大于0.8mm, 片式元件在0805 以上。

6.3.8 大于0805 封装的陶瓷电容，布局时尽量远离工艺边，或放置于受应力较小区域，其轴向尽量与进板方向平行，防止元件受应力较大而崩裂。

其尺寸规定如下图所示：如果元件焊盘离板边小于1mm，工艺边必须开槽，不能直接扳断V-CUT边。如果因种种限制不能开槽，则必须用割板机分板，不能硬折。

6.3.9 经常插拔器件或板边连接器周围3mm 范围内尽量不布置SMD，以防止连接器插拔时产

生的应力损坏器件。

6.3.10 为保证过波峰焊时不连锡，背面测试点边缘之间距离应大于1.0mm。

6.3.11 插件元件每排引脚较多，以焊盘排列方向平行于进板方向布置器件时，当相邻焊盘边

缘间距为0.6mm--1.0mm 时，推荐采用椭圆形焊盘或加偷锡焊盘，见下图。