一种低功耗、线性的超宽带低噪声放大器设计技术

一种低功耗、线性的超宽带低噪声放大器设计技术张恒、范晓华摘要这次工作使用一个有源非线性电阻为高频宽带的应用提出了一种实用的线性技术，并用沃特拉级数分析了它的性能。

这种线性技术是使用了一个宽带共栅低噪声放大器，并另外用两个参考的设计去评价这种线性技术，一个标准的共栅低噪声放大器（非线性）和一个单管晶体管的共栅低噪声放大器。

这个单管晶体管的共栅低噪声放大器在带宽为3~11GHz时，IIP3达到+6.5~+9.5dBm，最大增益可达10dB，最小噪声系数可达2.9dB。

这个低噪声放大器以1.3V的激励源供能时功耗为2.4mW。

共栅共源线性低噪声放大器在带宽为1.5~8.1GHz时，IIP3可达+11.7~14.1dBm，最大增益可达11.6dB，最小噪声系数可达3.6dB，它以1.3V的激励供能时，功耗为2.62mW。

实验的结果表明，在2.5~10GHz 的频率范围里，这种线性技术把共栅共源低噪声放大器的IIP3从3.5dB改善到了9dB。

关键词·高频线性、单级、超宽带、低噪声放大器、共栅、低功耗、RF1、介绍对可重新设置的多频带/多规格和超宽带收发机的增加的研究已经点燃人们对宽频低噪放设计不断增加的兴趣。

一个宽频低噪放必须提供好的输入匹配，高度的线性和低的噪声系数，通过多种GHz带宽，当消耗很少的功耗和晶圆面积。

为了实现宽频阻抗匹配，一个基于带通滤波器的寄生电感共源CMOS低噪放和一个锗硅共射低噪放已经分别在参考文献[1]和[2]提出。

这种基于带通滤波器的超宽带共源低噪声放大器第一次在参考文献[3]中被提出来，与超宽带共源低噪声放大器相比，它的功耗降低了，线性度也改善了。

然而，大量的电感需要用去大量的晶圆面积，并且会增加噪声系数[1]-[3]。

使用一个共栅（CG）晶体管作为输入匹配在[4]-[7]中被提出来，但是附加共源级会消耗更多的功率，也会降低线性度。

有一种差分式的超宽带共源低噪声放大器采用电容交叉耦合的方式以减少噪声系数（NF）[8]，但是这种交叉耦合会增加并联RCL输入网络的品质因数，减少匹配的带宽（BW）。

对于超宽带低噪声放大器而言，一个大的设计挑战是在一个宽的频率范围里有很严格的线性要求，因为在超宽带系统有大量的带内干扰，还有在可重构接收机里由受阻或发射机泄露[6]引起的交调或互调。

此外，虽然fT随着技术的进步会增加，但线性度会变差，因为低的供能电压和高的场迁移率效应[6]。

因此，宽带线性化在深亚微米CMOS工艺中是一种新的趋势。

然而，到目前为止所提出的大多数线性化方法针对的应用目标不是窄带就是工作频率低于3GHz [ 6 ]，[ 9 ]–[ 17 ]。

据作者所知，参考文献[ 7 ]是探索频率高达6 GHz的宽带低噪声放大器的线性化技术的第一次尝试。

一种适于高频宽带应用的线性化方法是我们所渴求的。

优化的过载电压[8],[10]在输入振幅相当窄的一个范围里会导致一个线性度会提升的区域，还有增加变化过程的灵敏度。

前馈失真消除技术[11]-[17]可以拓展线性改善的区域。

在参考文献[11]里，为了精确地拆分功率，需要用一个同轴部件，但这在实际应用中却是不可行的。

导数叠加（DS）的方法[12]-[16]使用一个附加的晶体管的非线性性来消除主要器件的失真；它涉及到MOS晶体管为三极管[12]或在弱反型区[13]-[15]的运行；因此，这些就是在较低的频率时的主要效应。

在CMOS工艺中使用的双极性[16]可以把工作频率提升到3 GHz。

然而，在所有已报道的DS方法中存在的共同问题是在不同的工作区域内配合晶体管运行或者把双极型与MOS晶体管匹配是困难的，导致线性度的改善对PVT的变化高度的灵敏，以及在实践中次优化非线性的消除。

后失真的方法[ 17 ]使所有晶体管工作在饱和区，同时避免了输入匹配的衰退；然而，在频率很高时，两个级联的路径会引起线性度和带宽的衰退[18]，因此在宽带应用时需要使用许多电感来避免增益的下降[6]。

在本文中，介绍了一个单级低功率的超宽带共栅低噪声放大器，与之前已经发表的单端超宽带低噪声放大器相比，它有最简单的输入匹配网络和最低的功耗。

此外，在单级共源共栅超宽带低噪声放大器里采用一种线性化技术。

新增的的简单的线性化电路不影响宽带输入匹配，并消耗最小的功率/面积。

第二部分描述了典型的CS-LNA和CG-LNA的性能。

第三部分介绍了所提出的单级单晶体管UWB CG-LNA和共源共栅（双晶体管）版本，并分析了它们的噪声和线性度。

第四部分介绍所提出的线性化技术。

理论和仿真进行比较，并讨论了PVT变化的影响。

第五部分介绍了所提出的线性化技术对LNA的S11和NF的影响。

测试结果和结论分别在第六部分和第七部分给出。

2.CS-LAN和CG-LAN的性能图一典型的电感退化共源LAN图二典型的共栅LAN图一和图二分别给出了一个典型的电感退化共源低噪声放大器（CS-LAN）[19]和一个共栅低噪声放大器（CG-LAN）。

Ｃgs1是从栅极到源极的寄生电容。

它们的输入阻抗Zin（S）是从Rs看进去的，输入匹配网络的品质因数Q匹配已经在表一列出来了。

为了简单起见，所有其它的寄生和衬底效应忽略不计。

较低的Q匹配将会产生较宽的带宽。

因为共源低噪声放大器相对高的Q值，没有先进的设计技术，共源低噪声放大器就达不到超宽带的匹配要求[1],[2],[21]。

然而，共栅低噪声放大器有一个低Q值的并联谐振网。

例如，Cgs1=0.3PF时，将得到Q匹配（f=5GHz）=0.24，因此BW=21GHz。

因为Q匹配与Cgs1成比例，Q匹配将会减小，因此，随着技术尺度BW将会增加。

因此，不用很多额外的元件，CG-LAN就很容易实现宽带阻抗匹配，并且显著的节约了面积和避免了片内电阻的阻值损耗[3]-[8]。

除了简单和稳健的输入匹配结构外，CG-LAN还有更好的线性度，更低的功耗和更好的输入输出隔离[3]。

CS-LAN的NF通常比CG-LAN的好，因为CG-LAN的NF受限于1/gm输入匹配。

然而，在工作频率W0/WT的比率较高时，CG-LAN有更好的噪声性能，因为它的引起的栅噪声只对ω0/ωT产生很小的影响，然而CS-LAN的噪声却是与ω0/ωT成正比的[20]。

3、所提出的低功耗单级UBW CG-LANA．所提CG-LAN的设计依据这篇文章详细介绍了两个单级UBW CG-LAN 在0.13μm CMOS 工艺中的设计—一个是单个晶体管的，另一个是两个晶体管的（共源共栅）。

它们的基本拓扑结构已在图三和图四中给出来了。

Cgs1和Cpad分别是晶体管M1和输入端口的寄生电容。

M3和M4构成一个缓冲器，驱动测试设备，同时仿真混频器的输入阻抗。

Ls 、LD和Lc是片内螺旋电感。

Ls 、Cgs1、Cpad和M1的等效阻抗构成一个低Q值的并联谐振网络。

在整个带宽范围内，适当地选择的谐振频率和与从输入到Rs相匹配的Q值。

电感LD被用于实现平坦的增益[1]-[5],[8],[19]。

单晶体管LNA是最简单的超宽带低噪声放大器（LNA）拓扑结构。

添加的晶体管M2（图4）可以提高隔离和增加低频增益约2-3分贝；但是，M2的寄生电容在高频率时会降低增益、线性度和NF [18]，[22]。

插入电感Lc可以部分地补偿降低[3]。

图四所提出的单级共源共栅UBW LANB.所提出的CG-LAN的噪声分析图三和图四中CG_LAN的总跨导由下式给出：式中Zin（S）已在表一定义。

LAN的噪声系数（忽略ro式中γ、α和δ是工艺相关的参数[19]。

因为Lc的寄生电容，即使在相对高的频率下，其对噪声的贡献仍然比M1少得多。

噪声主要受控于热噪声（第二项），这大部分与频率无关。

在带宽内，与频率相关的栅噪声（第三项）和电阻噪声（第四项）的频率整形导致CG-LN噪声系数有一个小的变化。

CS-LNA 的噪声系数的表达式和这两个低噪声放大器（LNA）拓扑结构的详细的比较可以在参考文献[20]中找到。

C.CG输入级的线性分析图三和图四的CG-LAN 的输入级的等效电路图5给出了线性分析的小信号模型，其中Z M1是从M 1的漏极看进去的阻抗。

M 1的漏极电流的可以建立三阶模型为I ds1=-g m1u 1=+g 2u 12-g 3u 13式中g m1、g 2和g 3分别是主要的跨导和第二/第三阶非线性系数。

由于电容和电感（非静态）的影响对LNA 的线性度有重要的作用，这工作用Volterra 级数计算与频率相关的谐波失真系数。

源极电压V 1、漏极电压V 2和输入电压V in 之间的关系可以以下三阶公式 ：V 1=A 1(ω)oV in +A 2（ω1，ω2）oV in 2+A 3（ω1，ω2，ω3）oV in 3 （4） V 2=C 1（ω）oV in +C 2（ω1，ω2）oV in 2+C 3（ω1，ω2，ω3）oV in 3 （5） 式中“o ”是Volterra 级数的运算符[23]。

通过求解KCL 方程式，我们得到Volterra 的第一和第三阶的核心表达式：式中，H （ω）表示输入电压比上非线性漏极电流所得的跨阻。

表明二阶（g oB ）和三阶（g 3）非线性系数是如何影响三阶失真的。

M1源极的电容效应与电感L s 形成共振，因此在BW 内B （ω）仍然很小。

因此，在输入匹配时，H （ω）可以被简化成与频率无关的表达式，如下：（5）中Volterra 的核心计算公式为线性的Z M1致使C i （ω）和A i （ω）（i=1,3）之间的联系是线性的，电压V 2是V 1线性化后的结果；但是，如果Z M1是非线性的，V 2就是V 1的失真值。

IIP3的表达式可以写为[7]C 1（ω）通常是由设计参数确定，因此，低失真是通关减少C 3（ω1，ω2，ω3）（即，通过减小|ε（Δω，ω1+ω2）|）来实现的。

对处于饱和区的MOS 晶体管来说，g 3是负的，g oB 是正的，所以同时减小g 3和g oB 可以增加的IIP3。

在LNA 中第二阶反馈路径对第三阶失真的影响包括栅漏电容C gd [13]和源退化电感L s [14]，[15]。

在CG-LNA 中，M1的栅极交流接地，减少了从C gd 的反馈。

因此，由二阶非线性造成的第三阶失真小于在CS-LNA 的。

第四部分的C 把这些理论计算和仿真结果进行了比较。

匹配时，输入阻抗Z in 的估计值为1/g m1，式（1）可变为对电阻源退化晶体管而言，等式（14）是相同的。

因此，电阻退化的线性的优点对CG-LNA 仍然是成立的。

从上面的讨论可以看出，CG-LNA 比CS-LNA 具有更好的线性度。

4 提出的高频线性化技术A. 线性化方法的概念图六所提线性的单级共源共栅 UBW CG-LAN共源共栅低噪声放大器（LNA）的线性比具有比单晶体管LNA略差些，因为动态余量减少了。