07数电试卷
数电试卷7
1．以下式子中不正确的是（ ） A ．1•A ＝A B ．A ＋A=A C ．B A B A +=+ D ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ） A ．Y ＝A B ．Y ＝B C ．Y ＝A ＋B D ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） A ．－3mA B ．＋5mA C ．－1mA D ．－7mA4.下列描述不正确的是（ ）A ．触发器具有两种状态，当Q=1时触发器处于1态B ．时序电路必然存在状态循环C ．异步时序电路的响应速度要比同步时序电路的响应速度慢D ．主从JK 触发器具有一次变化现象 5．以下错误的是（ ）A ．数字比较器可以比较数字大小B ．实现两个一位二进制数相加的电路叫全加器C ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器D ．编码器可分为普通编码器和优先编码器 6．下列描述不正确的是（ ）A ．D 触发器具有两个有效状态，当Q=0时触发器处于0态200 年 月江苏省高等教育自学考试023448607数字电子线路一、 单项选择题（每小题1分，共20分）在下列每小题的四个备选答案中选出一个正确的答 案，并将其字母标号填入题干的括号内。
B ．移位寄存器除具有数据寄存功能外还可构成计数器C ．主从JK 触发器的主触发器具有一次翻转性D ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 8．下列描述不正确的是（ ）A ．译码器、数据选择器、EPROM 均可用于实现组合逻辑函数。
B ．寄存器、存储器均可用于存储数据。
C ．将移位寄存器首尾相连可构成环形计数器D ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）A ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便B ． 555定时器无法构成多谐振荡器C ．DAC 的含义是数-模转换、ADC 的含义是模数转换D ．上面描述至少有一个不正确 10．下列说法正确的是（ ）A.三态门只有0和1两种状态B 三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.三态门是一种特殊的与门D.利用三态门电路只能进行单项传输11. 引起组合逻辑电路中竟争与冒险的原因是（ ）A 、逻辑关系错；B 、干扰信号；C 、电路延时；D 、电源不稳定。
昆明理工大学848数字电路2007--2019年考研真题
昆明理工大学2007年硕士研究生招生入学考试试题(A 卷)考试科目代码：805 考试科目名称 ： 数字电路试题适用招生专业 ： 物理电子学考生答题须知1、所有题目（包括填空、选择、图表等类型题目）答题答案必须做在考点发给的答题纸上，做在本试题册上无效。
请考生务必在答题纸上写清题号。
2、评卷时不评阅本试题册，答题如有做在本试题册上而影响成绩的，后果由考生自己负责。
3、答题时一律使用蓝、黑色墨水笔或圆珠笔作答（画图可用铅笔），用其它笔答题不给分。
1、答题时不准使用涂改液等具有明显标记的涂改用品。
昆明理工大学2007年硕士研究生招生入学考试试题图2 -1(1)当三极管T 饱和导通时，输入端A 、B 对地的电压在什么范围？(3)如果将输入端A 、B 同时与E C (4)在正逻辑约定下，该电路具有什么(5)在负逻辑约定下，该电路具有什么逻辑功能？昆明理工大学2007年硕士研究生招生入学考试试题图4 -1 图4 -2 图4 -3(1)对图4-1电路，在图4- 4中给出了J、K、CP的波形，请图4 -4试题适用招生专业 ：物理电子学考生答题须知4、所有题目（包括填空、选择、图表等类型题目）答题答案必须做在考点发给的答题纸上，做在本试题册上无效。
请考生务必在答题纸上写清题号。
5、评卷时不评阅本试题册，答题如有做在本试题册上而影响成绩的，后果由考生自己负责。
6、答题时一律使用蓝、黑色墨水笔或圆珠笔作答（画图可用铅笔），用其它笔答题不给分。
7、答题时不准使用涂改液等具有明显标记的涂改用品。
一、逻辑代数（26分）1、（16分）对图1所示逻辑图：图1(1)写出与图1对应的逻辑代数表达式；(2)将逻辑代数表达式改写成最小项和式（标准与或式）；(3)从最小项和式作出卡诺图；(4)从卡诺图化简逻辑函数，写出最简与或表达式；(5)根据最简与或表达式画出逻辑图。
2、（10分）设有二输入逻辑门和，构成下面组合逻辑函数：()B A F ,1()B A F ,2()()()()()()()()⎩⎨⎧==i i o i i C Y X F F Y X F F C Y X C C Y X F F C Y X S ,,,,,,,,,,122211如果该逻辑函数为全加器，分别写出和的逻辑表达式。
数字电子技术试卷和答案
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。
（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对 ）5．计数器可作分频器。
（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
试卷07级电气电路下期末考试A
07级电气电路下期末考试A卷院系：_______________________________ 专业：_________________________________班级：_______________________________ 任课教师：_____________________________ 姓名：_______________________________ 学号：_________________________________考试说明1.2. 本试卷包含2个大题，20个小题。
全卷满分100分，考试用时120分钟。
一、非客观题（本大题共70分，共计5小题。
）1.（12分）已知图G的关联矩阵1 2 3 4 5 6 7 8 9A=----⎡⎣⎢⎢⎢⎢⎢⎢⎤⎦⎥⎥⎥⎥⎥⎥12345110000000 011100000 000111000 000001110 000000011画出图G。
2.（12分）已知图G的关联矩阵1 2 3 4 5 6 7 8A=-------⎡⎣⎢⎢⎢⎢⎤⎦⎥⎥⎥⎥123410001111110010000110010000110010画出图G。
3.（14分）已知图G的关联矩阵1 2 3 4 5 6 7 8A=------⎡⎣⎢⎢⎢⎢⎤⎦⎥⎥⎥⎥123410001001110000100110110000110010画出图G。
4.（16分）用图解法求图示含理想二极管电路的端口伏安特性曲线。
2k Ω5.（16分）不含独立源二端口网络输入端口接内阻为100Ω，电压为3V 的电源，输出端口接100Ω的负载，若已知此时二端口的输入阻抗Z i n =100Ω，转移电流比A i =I I 2113=，求负载端的电压U 2。
二、单项选择题（在下列各题中，有四个备选答案，请将其中唯一正确的答案填入题干的横线上。
本大题共30分，共计15小题，每小题2分）6. 图（a ）电路中，U S V =20，R 1900=Ω，R 21100=Ω，稳压管的伏安 特性曲线如图（b ），则其工作点应是U ()a ()b /VA.u =-10V ，i =0m AB.u =-10V ，i =-10m AC.u =-10V ，i =-5m AD.u =0V ， i =10m A 7. 已知二端口网络传输参数为41052⎡⎣⎢⎤⎦⎥，则该网络输出端特性阻抗Z c2 等于：______ A. 4Ω B. 2Ω C. 1Ω D. 以上皆非 8. 图G 中，以{1，4，7}为树，单连支回路（基本回路）是GA.{5，6}B.{3，7，6}C.{1，2，7，8}D.{3，4}9. 图（a）电路中两个二极管的u i-特性如图（b）所示，则电路的伏安D D特性曲线应是答（）A.B.C.D.10. 图示二端口网络Y 参数中，y 22等于： A. 0.25 S B. 0.5 S C. 1 S D. 以上皆非2'122U 111. 图示电路的图中，可写出独立的KCL 、KVL 方程数分别为A.3个，3个B.3个，4个C.4个，3个D.4个，4个12. 已知一非线性电阻的伏安特性曲线如图示，则此电阻应属于A.流控型，无双向性B.压控型，有双向性C.流控型，有双向性D.压控型，无双向性13. 图示桥形电路中，构成割集的支路集合是A.{1，2}B.{1，3，5}C.{1，3，4，5}D.{1，2，4，5}14. 已知电路与参数如图示，其中信号源为u t S ()，非线性电阻可用i g u =()表示，则满足小信号分析的条件是_+Eu t S (t ()A.u t u t S ()()<<B.u t u t S ()()>>C.u t E S ()<<D.R R 12>>15. 二端口网络Z 参数中，z 11是二端口网络的：A. 输入端阻抗B. 输出端短路时的输入端阻抗C. 输出端开路时的输入端阻抗D. 以上皆非16. 对应于树T 的基本回路的构成应是 A.只包含T 的一个树支，其他为连支的回路 B.至少包含T 的一个树支，其他为连支的回路 C.只包含一个连支,其他为树支的回路 D.至少包含一个连支,其他为树支的回路17. 图示含理想二极管电路，当U A V =3，U B V =0时，P 点电压U P 应是AA.3 VB.12 VC.-3VD.0 V18. 互易、对称双口网络N 的等效电路至少应含多少个元件（阻抗视为一个元件） A.2个 B.3个 C.4个D.与网络N 所含元件数相等19. 图G 中各支路已编号及定向，电路的支路阻抗矩阵Z b 中，Z 13和Z 41分别等于12A.46-，B.46，C.46--，D.46-，20. 若已知理想变压器的传输参数为N NN N 122100⎡⎣⎢⎢⎢⎢⎤⎦⎥⎥⎥⎥，则该网络的H 参数等于： A. 001221N N N N ⎡⎣⎢⎢⎢⎢⎤⎦⎥⎥⎥⎥ B. 001212N N N N ⎡⎣⎢⎢⎢⎢⎤⎦⎥⎥⎥⎥ C. 001212N N N N -⎡⎣⎢⎢⎢⎢⎤⎦⎥⎥⎥⎥ D. 已上皆非 答。
(2021年整理)数电题库及答案
数电题库及答案编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（数电题库及答案）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为数电题库及答案的全部内容。
数字电子技术习题库一、填空题（每空1分,共20分)1。
有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时,它相当于十进制数（ ).2。
三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ )。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5。
已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）.6. 如果对键盘上108个符号进行二进制编码，则至少要( ）位二进制数码. 7。
典型的TTL 与非门电路使用的电路为电源电压为（ )V ，其输出高电平为（ )V,输出低电平为( ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM.该ROM 有（ ）根地址线,有（ ）根数据读出线.10. 两片中规模集成电路10进制计数器串联后，最大计数容量为( ）位。
11.）;Y 3 ＝( ）。
12。
某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
数字电子技术期末试卷
重庆大学数字电子技术I (双语)课程试卷2006~2007 学年 第2学期开课学院：通信工程学院课程号：考试日期：考试方式：考试时间： 120 分钟注：1.大标题用四号宋体、小标题及正文推荐用小四号宋体；2.按A4纸缩小打印I. Multiple choice (1 pts/ea, 15 pts total)1) How is the invalid state problem associated with the S -R flip -flop overcome? a) The R terminal is eliminated. b) The R input is fed through an inverter. c) A single input terminal is used (D). d) Both B and C are correct.2) This is the timing diagram for a 2-input ________ gate.a) NAND b) AND c) Exclusive-OR d) OR 3) What is the meaning of RAM, and what is its primary role?a) R andom A ccess M emory; it is memory that is used for short-term temporary data storage within the computer.b) R eadily A vailable M emory; it is the first level of memory used by the computer in all of its operations.c) R andom A ccess M emory; it is memory that can be reached by any sub-system within a computer, and at any time.d) R esettable A utomatic M emory; it is memory that can be used and then automatically reset, or cleared, after being read from or written to..4) Which rule of Boolean algebra does the example below represent?a) A + 1 = 1 b) A ∙ 0 = 0 c) A + 0 = A d) A ∙ 1 = A5) The circuit shown below is ________.a) decade counter b) BCD counter c) Johnson counter d) ring counter 6) The circuit below is most likely a ________.a) full-adder b) demultiplexer c) multiplexer d) comparator7) For a negative-logic pulse, the trailing edge is the ________. a) negative-going edge b) positive-going edge c) HIGH-to-LOW transition d) falling edge 8) The 2's complement of binary 110110 is ________.a) 0010012 b) 0010102 c) 1101002 d) 10101029) Which of the following statements best describes the operation of an UP/DOWN SYNCHRONOUS COUNTER?a) The counter can be reversed, but must be RESET before counting in the other direction.b) In general, the counter can be reversed at any point in its counting sequence.c) The counter can count in either direction, but must continue in that direction once started.d) The count sequence cannot be reversed, once it has begun, without first resetting the counter to zero. 命题人：组题人：审题人：命题时间：教务处制学院 专业、班 年级 学号 姓名公平竞争、诚实守信、严肃考纪、拒绝作弊封线密Figure 5-110) Which of the following logic expressions represents the logic diagram in Fig 5-1? a) AB B A X += b) B A AB X += c) B A B A X += d) AB AB X += 11) For an ideal digital pulse, transition times are ________. a) infinite; b) measured between 0 and 90% of the amplitude; c) measured between 10% to 90% of the amplitude; d) zero;12) When performing binary addition using the 2's complement method, an________ can occur if ________ are of the same ________; the error is indicated by a(n) ______. a) overflow, both numbers, sign, incorrect sign bit b) error, both numbers, magnitude, negative sign c) overflow, signs, magnitude, incorrect sum d) error, the signs, polarity, incorrect polarity13) Which of the following combinations cannot be combined into Karnaugh -map groups? a) Corners in the same column; b) Corners in the same row; c) Overlapping combinations; d) Diagonal corners;14) A positive edge-triggered J-K flip-flop is used to produce a two-phase clock. However, when the circuit is operated it produces erratic results. Close examination with a scope reveals the presence of glitches. What causes the glitches, and how might the problem be corrected?a) The PRESET and CLEAR terminals may have been left floating; they shouldbe properly terminated if not being used.b) The problem is caused by a race condition between the J and K inputs; aninverter should be inserted in one of the terminals to correct the problem. c) A race condition exists between the Q and Q outputs to the AND gate; theAND gate should be replaced with a NAND gate.d) A race condition exists between the CLOCK and the outputs of the flip-flopfeeding the AND gate; replace the flip-flop with a negative edge-triggered J-K flip-flop.15) When both inputs of a J -K edge -triggered FF are high, and the clock cycles, the output will a) not change; b) toggle;c) remain unchanged; d) be invalidII. Compute and fill in the blank (3 pts/ea, 30 pts total)1) How many input lines would be required for a 1-of-8 decoder?2) Suppose that a 3-digit BCD digital-to-analog converter has a full-scale output of 49.95 mA. What is the percentage resolution of the DAC?3) With current technology, a 12-bit flash A/D converter would require __________ comparators.4) How many truth table entries are necessary for a 4 input circuit? 5) Given the Boolean expression )(G D LMN X += and the values L=1, M=0, N=1, D=1, and G=0, the value of X is:6) A retriggerable one-shot has a pulse width of 10mS; 3mS after being triggered, another trigger pulse is applied. The resulting output pulse will be ________ ms 7) The equation for the output frequency of a 555 timer operating in the astable mode is: f = 1.44/((R1 + 2*R2)*C). What value of C will be required if R1 = R2 = 1K and f = 1KHz?8) A certain IC logic gate draws 1.8 mA when its output is HIGH and 3.8 mA when its output is LOW. Assume a 50% duty cycle and calculate the average I cc current drain.9) A certain logic device has the following specifications: V OL(max) = 0.5 v, V IL(max) = 0.9 v, V OH(min) = 2.6, and V IH(min) = 2.1 v. Determine the low-state dc noise marginFigure 8-910) What is the modulus of the counter shown in Figure 8-9?III. for the circuit below, plot each output waveform for the inputs shown.(5 pts)IV. If the input waveforms are applied to the circuit below, sketch the output waveform (5 pts)V. Design a 7-segment decoder logic for segment a.(12 pts)VI. Design a counter to produce the following binary sequence. Use J-K flip-flops. (15 pts)0, 9, 1, 8, 2, 7, 3, 6, 4, 5, 0,…for truncated states, check auto-reentry property.VII. A 555 timer is configured to run as an astable multivibrator as shown below, determine following parameters: (8 pts)Given: R1R2C = 15.4 pFFind: f, t H, t L, Duty cycleVIII. The shift register is given below, the SER is a 0. develop data-output waveform in relation to the input. (5 pts)IX. Draw output waveform. The data inputs have a low value of 0V and a high value of +5V. (5 pts)。
07统考综合知识考试试卷
一、是非题8．（）与非门的一个输入端为低电平时，其输出端总为低电平，而与其它输入端的状态无关。
9．（）TTL门电路的标准高电平约为+12V。
12．（）Flash存储芯片是属于能够直接在线快速写入与读出的存储器。
16．（）ADC0832是与MP兼容的12位D/A转换器。
二、选择题2．5V电压经过10位A/D转换后，其电压分辨率近似为（）。
A. 20mvB. 10 mvC. 5 mvD. 2.5 mv4.已知某存储芯的地址线为12根，则此存储器的容量至少为（）。
A. 8KBB. 4KBC. 2KBD. 1KB6.共阴极七段数码管LED，显示数字8的16进制代码为（）。
A. 3FB.7FC.06D. 4F13.已知异或门两输入为同频率的对称方波，若要使输出信号中所含的直流分量最大，则（）A. 两输入信号的相位相同B. 两输入信号的相位相反C. 两输入信号的相位差90°D. 两输入信号的相位差45°三、填空题3．实现数制转换：（160）10=（）16=（）27．常用的触发电路有RS触发器及、等触发器。
8．石英晶体在振荡电路中，一般等效成或元件使用。
四、简答题五、综合题（共19分）1．设计一压力信息采集、存储、显示系统，要求因A/D转换器引起的误差小于0.4%，请回答：（10分）A画出系统的电路组成框图。
B 说明选用A/D转换器的主要技术指标。
C 说明本设计的重点与难点。
2．已知某温控系统的部分电路如下图（EDP070252），晶体管VT导通时，继电器J吸合，压缩机M运转制冷，VT截止时，J释放，M停止运转，请回答：（9分）A电源刚接通时，晶体管VT是导通还是截止？为什么？B 电源接通后的某时刻，若A点输入低电平0，则VT管是导通还是截止？为什么？。
07级电力电子技术考试试题(A卷)
北京交通大学学生考试试题课程名称：电力电子技术（A卷）2009 –2010学年2学期出题：课程组一、单选题（每题2分，共20分）1、下列功率器件中，哪种器件最适合于小功率、高开关频率的变换器？①SCR ②IGBT ③MOSFET ④IGCT2、在单相全控桥带大电感负载电路中，晶闸管可能承受的最大正向电压为：①0.707U2②1.414U2③0.9U2④3.14U23、对三相半波可控整流电路电阻性负载来说，触发脉冲的移相范围是：①0︒~90︒②0︒~120︒③0︒~150︒④0︒~180︒4、下列哪个电路不能实现输入输出之间的能量双向流动：①PWM整流电路②无源逆变电路③交交变频电路④BUCK电路5、单端反激变换器是①BOOST变换器的派生电路②BUCK变换器的派生电路③丘克变换器的派生电路④BUCK—BOOST变换器的派生电路6、在谐振变换器中，ZVS表示①零电压开关②零电流开关③硬开关④PWM开关7、采用并联缓冲吸收电路的目的是为了①减小导通损耗②减小关断过电压③实现开关器件的并联④实现软开关8、在晶闸管串联电路中，实现动态均压的主要元件是：①二极管②电感③电阻④电容9、晶闸管交流调压电路采用以下哪种控制方式：①相位控制②周期控制③通断控制④斩波控制10、在下列哪个电路中采用晶闸管时，需要加入强迫关断电路：①相控整流电路②有源逆变电路③无源逆变电路④交交变频电路二、判断题，正确的划“√”，不正确的划“×”（每题2分，共10分）（注意：每个小题后面有4个判断，答对4个判断得2分；答对3个判断得1分；其它不得分）1、三相电压型无源逆变器，每相桥臂由上下两个开关器件构成，下列哪些说法正确？①输出电压波形与负载性质有关（）②可以采用同步调制，也可以采用异步调制（）③可以采用方波控制，也可以采用PWM控制（）④桥臂上下两个开关器件换相时，在控制上应的控制需遵循“先断后开”的原则（）2、在带有大电感负载且触发角相同的情况下，单相全控桥电路与单相半控桥电路相比：①全控桥的输出电压平均值低于半控桥（）②全控桥的功率因数低于半控桥（）③全控桥负载电流连续而半控桥负载电流不连续（）④都会存在失控现象（）3、Boost DC—DC变换器：①工作状态（连续或断续）是根据负载电流的情况定义的（）②在连续工作状态下，输入电流是连续的（）③电感的作用是储能和滤波（）④又可称降压斩波器（）4、在谐振变换器中，下列哪些说法是正确的？①零电压开关、零电流开关都属于软开关（）②软开关的开关损耗比硬开关大（）③软开关的开关频率可以比硬开关高（）④软开关的电压、电流应力与硬开关相同（）5、晶闸管相控整流电路，考虑交流侧电抗时存在换相重叠角，其大小与许多因素有关：①直流负载电流越大，换相重叠角越大（）②输入变压器漏抗越大，换相重叠角越大（）③交流输入电压越大，换相重叠角越大（）④触发角α越大，换相重叠角越大（）三、简答题（共20分）1、如图所示交－直－交系统电路图， （1）简要说明图中各个变流器的作用；（2）当负载电机工作在发电状态时，说明该变流系统中的能量传递路径。
(完整版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基础》 课试卷 试卷类型： A 卷一、 单项选择题（每小题2分，共24分）1、8421BCD 码01101001.01110001转换为十进制数是：（ ）A ：78.16B ：24.25C ：69.71D ：54.562、最简与或式的标准是：（ ）A ：表达式中乘积项最多，且每个乘积项的变量个数最多B ：表达式中乘积项最少，且每个乘积项的变量个数最多C ：表达式中乘积项最少，且每个乘积项的变量个数最少D ：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量C ：消去3个表现形式不同的变量，保留相同变量 表1D ：消去4个表现形式不同的变量，保留相同变量4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕CB ：AB + BCC ：AB + BCD ：ABC （A+B+C ）5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7）C ：F(A,B,C)=∑m （0，2，3，4）D ：F(A,B,C)=∑m （2，4，6，7）6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。
A ：32B ： 10C ：5D ： 67、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ）A ：11111101B ：10111111C ：11110111D ：111111118、要实现n1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=19、能够实现线与功能的是：（ ） A ： TTL 与非门 B ：集电极开路门 C ：三态逻辑门 D ： CMOS 逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过（ ）可转换为4位并行数据输出。
最新07自考模拟电路与数字电路试题合集
全国2006年7月高等教育自学考试模拟电路与数字电路试题课程代码：02314一、单项选择题（本大题共14小题，每小题1分，共14分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
1．图示电路中，节点共有（）A．2个B．3个C．4个D．5个2．图示电路中，已知I1=1A，则I和I2分别为（）A．3A，2AB．-1A，2AC．3A，-2AD．-1A，-2A3．图示电路中，已知条件标在图中，则电流源的端电压U应该是（）A．-40VB．0VC．+30VD．+40V4．有一R、L、C串联单相正弦交流电路，R上压降为40V，X L=2X C，电容两端电压为30V，则该交流电路两端的电压为（）A．10V B．50VC．70V D．130V5．稳压管电路如图示，已知U i=30V，D Z1、D Z2的稳压值分别为9V和6V，正向压降均为0.7V，则输出电压U0为（）A．6.7VB．9.7VC．15VD．30V6．设计一个输入电阻高、输出电阻低、放大倍数大于1的三级放大器，满足上述要求的连接框图应选（ ）7．已知信号源为高内阻的电流源，为了充分发挥放大器的负反馈作用，且要求提高放大器输出电压的稳定性，宜采用的负反馈措施为（ ） A ．电压串联负反馈 B ．电流串联负反馈 C ．电流并联负反馈D ．电压并联负反馈8．在桥式全波整流电路中，变压器副边电压为U 2，负载电阻R L ，则输出的直流电压U 0和每个二极管的平均电流I D分别为（ ） A ．U 0=0.45U 2,I D =0.45L2R U B ．U 0=0.45U 2,I D =0.9L 2R U C ．U 0=0.9U 2,I D =0.45L2R U D ．U 0=0.9U 2,I D =0.9L2R U 9．将十六进制数（4E.C ）16转换成十进制数是（ ） A ．（54.12）10 B ．(54.75)10 C ．(78.12)10D ．(78.75)1010．正逻辑的或非门电路，也等效于负逻辑的（ ） A ．或门电路 B ．与门电路 C ．或非门电路D ．与非门电路11．图示TTL 门电路中，能完成F=A 的是图（ ）12．对于RS 触发器，希望每来一个CP 脉冲翻转一次，即特征方程为Q n+1=n Q ，正确的接法是（ ） A ．S=Q n R= Q nB ．S=n Q R= Q nC．S=Q n R=nQ R=nQQ D．S=n13．容量为8K×8位的RAM芯片，其地址线和数据线各为（）A．8和8根B．10和8根C．13和8根D．8和13根14．单稳态触发器有（）A．两个稳定状态B．一个稳定状态，一个暂稳态C．两个暂稳态D．记忆二进制数的功能二、填空题（本大题共14小题，每小题1分，共14分）请在每小题的空格中填上正确答案。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1诚信应考,考试作弊将带来严重后果！
华南理工大学期末考试
《数字电子技术》试卷A
注意事项：1. 考前请将密封线内填写清楚；
2. 所有答案请直接答在试卷上(或答题纸上)；
3．考试形式: 闭卷；
4. 本试卷共 四 大题，满分100分， 考试时间120分钟。
题 号 一 二 三 四 总分
得 分
评卷人
一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案
的字母填入下表中对应的格子里。每小题2分，共20分。）
题号 1 2 3 4 5 6 7 8 9 10
答案
1．十进制数128的8421BCD码是（ ）。
A.10000000 B. 000100101000
C.100000000 D.100101000
2.已知函数F的卡诺图如图1-1, 试求其最简与
或表达式
3. 已知函数的反演式为，其
原函数为（ ）。
A． B．
C． D．
4．对于TTL数字集成电路来说，下列说法那个是错误的：
（A） 电源电压极性不得接反，其额定值为5V；
（B） 不使用的输入端接1；
（C） 输入端可串接电阻，但电阻值不应太大；
（D） OC门输出端可以并接。
5．欲将正弦信号转换成与之频率相同的脉冲信号，应用
A.T，触发器 B.施密特触发器
C.A/D转换器 D.移位寄存器
6．下列A/D转换器中转换速度最快的是（ ）。
A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型
7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）
个。
A. 10 B. 11 C. 12 D. 8
8. 如图1-2，在TTL门组成的电路中，与非门的输入电流为IiL≤–1mA‚IiH≤20
μA。G1输出低电平时输出电流的最大值为IOL(max)=10mA，输出高电平时最大输
出电流为IOH(max)=–0.4mA 。门G1的扇出系数是（ ）。
A. 1 B. 4 C. 5 D. 10
9.十数制数2006.375转换为二进制数是：
A. 11111010110.011 B. 1101011111.11
C. 11111010110.11 D. 1101011111.011
10. TTL或非门多余输入端的处理是:
A. 悬空 B. 接高电平 C. 接低电平 D.接”1”
二.填空题(每小题2分，共20分)
1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将
______________。
2. 写出四种逻辑函数的表示方法：
_______________________________________________________________;
3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑;
4. 把JK触发器改成T触发器的方法是_____________。
5. 组合逻辑电路是指电路的输出仅由当前的_____________决定。
6. 5个地址输入端译码器，其译码输出信号最多应有_____________个。
7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。
8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。
9．N个触发器组成的计数器最多可以组成_____________进制的计数器。
8. 基本RS触发器的约束条件是_____________。
三．电路分析题（36分）
1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输
入到移位寄存器,试问:
(1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形?
(2) 该电路的逻辑功能?（12分）
2. 图3-2为两个时钟发生器,图中R1=510Ω, R2=10KΩ,C=0.1uF。（12分）
（1） 写出JK触发器的状态方程及输出V1、V2的表达式；
（2） 画出555定时器的输出VO以及V1、V2的波形；
（3） 计算V1的周期和脉冲宽度Tw.
555定时器功能表
4脚 6脚 2脚 3脚 7脚
0 × × 0
导通
1 >2/3VCC >1/3VCC 0
导通
1
<2/3VCC >1/3VCC 不变 不变
1 <2/3VCC <1/3VCC 1
截止
1 >2/3VCC <1/3VCC 1
截止
3．双积分A/D转换器如图3-3所示,试回答以下问题: （12分）
(1)若被测电压Vi的最大值为2V, 要求分辩率小于0.1mV, 问二进制计数器是多
少位的?
(2)若时钟脉冲频率为200kHz, 则对Vi进行采样的时间T1为多长?
(3)若时钟脉冲频率为200kHz, , 已知,输出电压Vo的最大
值为5V, 积分时间常数是
多少?
四．电路设计题(24分)
1） 试用一片双4选1的数据选择器74LS153和必要的门电路，设计下面逻
辑函数，并在器件图上画出相应的电路图。（10分）
双4选1的数据选择器74LS153器件的器件图和功能表
输入 输出
（）
（）
0 （0）
0 0
（）
0 （0）
0 1
（）
0 （0）
1 0
（）
0 （0）
1 1
（）
1 （1） X X 0 （0）
2. 试用JK触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14
分)
<<数字电子技术>>试卷(2007.1)A(答案)
一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案
的字母填入下表中对应的格子里。每小题2分，共20分。）
题号 1 2 3 4 5 6 7 8 9 10
答案 B C B B B A C D A C
二.填空题(每小题2分，共20分)
1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将增大。
2.逻辑函数的四种表示方法是真值表、逻辑电路图、逻辑函数式、卡诺图。
3.逻辑电路中,高电平用1表示,低电平用0表示,则称为正逻辑;
4. 把JK触发器改成T触发器的方法是J=K=T。
5. 组合逻辑电路是指电路的输出仅由当前的输入决定。
6. 5变量输入译码器，其译码输出信号最多应有32个。
7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争－冒险现象。
8．一片ROM有10根地址线，8根数据输出线，ROM共有8192个存储单元。
9．N个触发器组成的计数器最多可以组成2n进制的计数器。
8. 基本RS触发器的约束条件是RS=0。
三．电路分析题（36分）
1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输
入到移位寄存器,试问:
在图
3-1(b)所
示输入
波形作
用下,在
T1到T
2
期间,输
出端X、
Y的波
形? （12
分）
(1)
2. 图3-2为两个时钟发生器,图中R1=510Ω, R2=10KΩ,C=0.1uF。（12分）
（1） 写出触发器的状态方程及输出V1、V2的方程；
（2） 画出555定时器的输出VO以及V1、V2的波形；
（3） 计算V
1
的周期和脉冲
宽度Tw.
（1）
,
（2）
（3）
3．双积分A/D转换器如图3-3所示,试回答以下问题: （12分）
(1)若被测电压Vi的最大值为2V, 要求可分辩的电压小于0.1mV, 问二进制计数
器是多少位的?
(2)若时钟脉冲频率为200kHz, 则对Vi进行采样的时间T1为多长?
(3)若时钟脉冲频率为200kHz, , 已知,输出电压Vo的最大
值为5V, 积分时间常数是多少?
(1)，所以
(2)
(3), 所以
四．电路设计题(24分)
1） 试用一片双4选1的数据选择器74LS153和必要的门电路，设计下面逻辑函数
，并在器件图上画出相应的电路图。（10分）
双4选1的数据选择器74LS153器件的器件图和功能表
输入 输出
（）
（）
0 （0）
0 0
（）
0 （0）
0 1
（）
0 （0）
1 0
（）
0 （0）
1 1
（）
1 （1） X X 0 （0）