二氧化硅薄膜作为栅极氧化层
二氧化硅纳米薄膜
二氧化硅纳米薄膜
二氧化硅纳米薄膜是一种由二氧化硅纳米粒子组成的薄膜，它具有高透明度、高硬度、高耐腐蚀性和良好的化学稳定性等特点。
二氧化硅纳米薄膜可以通过多种方法制备，如化学气相沉积、物理气相沉积、溶胶-凝胶法等。
其中，化学气相沉积是一种常用的方法，它通过将二氧化硅前驱体在高温下分解成二氧化硅纳米粒子，并在基底表面沉积形成薄膜。
二氧化硅纳米薄膜的应用非常广泛，如在太阳能电池、光学器件、电子器件、传感器等领域都有应用。
在太阳能电池中，二氧化硅纳米薄膜可以作为减反射层，提高太阳能电池的转换效率；在光学器件中，二氧化硅纳米薄膜可以作为透明导电膜，提高器件的光学性能；在电子器件中，二氧化硅纳米薄膜可以作为绝缘层，提高器件的可靠性。
高k材料
高k栅介质材料研究黄玲10092120107 摘要在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。
然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。
这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。
此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。
关键字：高介电常数；MOSFET；1.引言过去的几十年中，SiO2容易在硅表面氧化生长，工艺简，单热稳定性好，作为栅介质材料，是一种非常重要的绝缘材料。
但随着集成电路规模的不断增大，需要减小器件的特征尺寸。
对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。
对于SiO2来说，由于其介电常数较小，只有3. 9 ，当超大规模集成电路的特征尺寸小于0. 1μm时，SiO2绝缘层的厚度必须小于2nm ，这时，无法控制漏电流密度。
而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。
另外SiO2难以扩散一些电极掺杂物，比如硼。
薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。
因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。
2.1传统晶体管结构的瓶颈及转变方向进入21 世纪以来集成电路线宽进一步缩小，SiO2栅介质层厚度成为首个进入原子尺度的关键参数，由公式C=ε *ε0* A/Tox，为了保证CMOS 晶体管的功能特性，增大C，最直接的做法是降低二氧化硅的厚度Tox，然而当Tox很小时会产生以下问题:（1）漏电流增加，使MOSFET功耗增加。
（2）杂质扩散更容易通过SiO2栅介质薄膜，从栅极扩散到衬底，影响MOSFET参数，如阈值电压（3）因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。
第二章 氧 化 §2.1 氧化硅的结构、性质和用途§2.2 氧化硅的掩蔽作用§2.3 硅的热氧化生长动
5/29/2020
10
非晶SiO2
当硅暴露在氧气中时，在其上生长的氧 化物SiO2是非晶体，即它在原子水平上没有 长程有序的晶格周期，也就是说，构成SiO2 的基本单元在晶体内没有以规则的三维形式 排列，又称为无定形的二氧化硅，其形态又 被称为熔融石英。
四面体单元中的绝大部分构成桥键氧， 而小部分氧原子只与一个四面体中的硅原子 联接，即没有形成氧桥，称为非桥键氧。
5/29/2020
目的
结构
产生方法
是沾污且通常是 不需要的，有时 用于存储器存储 或膜的钝化。
室温下自然生长
n-well p-type
用作MOS晶体管 栅和源漏之间的 介质。
Gate oxide
tox
tox
n-well
优选干热氧化法
p-type
用作单个晶体管
patterned active area
21
5/29/2020
22
5/29/2020
23
氧化物的作用
氧化物可以用来做介质材料，可作为器 件之间的电隔离和绝缘材料，还可作为器件 和栅氧的保护层，并且还可用作某些杂质的 掩蔽层，从而实现选择性扩散。
氧化物掩蔽技术是一种在特定生长的氧 化层上通过刻印图形和刻蚀达到对硅衬底进 行扩散掺杂的工艺技术，它是自半导体集成 电路技术以来最主要的发展之一，也是大规 模IC发展的关键因素。
a5/n29d/2o0v20er-stress.
32
电学绝缘层
▪ 器件和电路中的绝缘层；
二氧化硅绝缘层的电阻率高，介电强度大，几乎 不存在漏电流。集成电路的隔离有PN结隔离和介质 隔离，SiO2用于介质隔离，因为漏电流小，岛与岛 之间的隔离电压大，寄生电容小。
晶圆详细介绍
晶圆详细介绍目录1.01晶圆2.01制造过程3.01著名晶圆厂商4.01制造工艺4.02表面清洗4.03初次氧化4.04热CVD4.05热处理4.06除氮化硅4.07离子注入4.08退火处理4.09去除氮化硅层4.10去除SIO2层4.11干法氧化法4.12湿法氧化4.13氧化4.14形成源漏极4.15沉积4.16沉积掺杂硼磷的氧化层4.17深处理5.01专业术语1.01晶圆晶圆（Wafer）是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶圆。
晶圆是生产集成电路所用的载体，一般意义晶圆多指单晶硅圆片。
晶圆是最常用的半导体材料，按其直径分为4英寸、5英寸、6英寸、8英寸等规格，近来发展出12英寸甚至研发更大规格（14英吋、15英吋、16英吋、……20英吋以上等）。
晶圆越大，同一圆片上可生产的IC就越多，可降低成本；但对材料技术和生产技术的要求更高，例如均匀度等等的问题。
一般认为硅晶圆的直径越大，代表着这座晶圆厂有更好的技术，在生产晶圆的过程当中，良品率是很重要的条件。
2.01制造过程二氧化硅矿石经由电弧炉提炼，盐酸氯化并经蒸馏后，制成了高纯度的多晶硅，其纯度高达99.999999999%，因在精密电子元件当中，硅晶圆需要有相当的纯度，不然会产生缺陷。
晶圆制造厂再以柴可拉斯基法将此多晶硅熔解，再于溶液内掺入一小粒的硅晶体晶种，然后将其慢慢拉例如合晶（台湾股票代号：6182）、中美晶（台湾股票代号：5483）、信越化学等。
晶圆制造厂著名晶圆代工厂有台积电、联华电子、格罗方德（Global Fundries）及中芯国际等。
英特尔（Intel）等公司则自行设计并制造自己的IC晶圆直至完成并行销其产品。
三星电子等则兼有晶圆代工及自制业务。
南亚科技、瑞晶科技(现已并入美光科技，更名台湾美光内存)、Hynix、美光科技（Micron）等则专于内存产品。
日月光半导体等则为晶圆产业后段的封装、测试厂商。
晶圆详细介绍
目录1.01晶圆2.01制造过程3.01着名晶圆厂商4.01制造工艺4.02表面清洗4.03初次氧化4.04热CVD4.05热处理4.06除氮化硅4.07离子注入4.08退火处理4.09去除氮化硅层4.10去除SIO2层4.11干法氧化法4.12湿法氧化4.13氧化4.14形成源漏极4.15沉积4.16沉积掺杂硼磷的氧化层4.17深处理5.01专业术语1.01晶圆晶圆（Wafer）是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶圆。
晶圆是生产集成电路所用的载体，一般意义晶圆多指单晶硅圆片。
晶圆是最常用的半导体材料，按其直径分为4英寸、5英寸、6英寸、8英寸等规格，近来发展出12英寸甚至研发更大规格（14英寸、15英寸、16英寸、……20英寸以上等）。
晶圆越大，同一圆片上可生产的IC就越多，可降低成本；但对材料技术和生产技术的要求更高，例如均匀度等等的问题。
一般认为硅晶圆的直径越大，代表着这座晶圆厂有更好的技术，在生产晶圆的过程当中，良品率是很重要的条件。
2.01制造过程“长晶”。
硅晶棒再经过切片、研磨、抛光后，即成为集成电路工厂的基本原料——硅晶圆片，这就是“晶圆”。
很简单的说，单晶硅圆片由普通硅砂拉制提炼，经过溶解、提纯、蒸馏一系列措施制成单晶硅棒，单晶硅棒经过切片、抛光之后，就成为了晶圆。
晶圆经多次光掩模处理，其中每一次的步骤包括感光剂涂布、曝光、显影、腐蚀、渗透、植入、刻蚀或蒸着等等，将其光掩模上的电路复制到层层晶圆上，制成具有多层线路与元件的IC晶圆，再交由后段的测试、切割、封装厂，以制成实体的集成电路成品，从晶圆要加工成为产品需要专业精细的分工。
3.01着名晶圆厂商只制造硅晶圆基片的厂商例如合晶（台湾股票代号：6182）、中美晶（台湾股票代号：5483）、信越化学等。
晶圆制造厂着名晶圆代工厂有台积电、联华电子、格罗方德（Global Fundries）及中芯国际等。
英特尔（Intel）等公司则自行设计并制造自己的IC晶圆直至完成并行销其产品。
晶圆加工工艺流程
晶圆加工工艺流程1、表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
2、初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术:干法氧化Si(固)+O2 à SiO2(固)和湿法氧化Si(固)+2H2O à SiO2(固)+2H2。
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。
干法氧化成膜速度慢于湿法。
湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。
当SiO2膜较薄时，膜厚与时间成正比。
SiO2膜变厚时，膜厚与时间的平方根成正比。
因而，要形成较厚SiO2膜，需要较长的氧化时间。
SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。
湿法氧化时，因在于OH基SiO2膜中的扩散系数比O2的大。
氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。
因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。
SiO2膜为透明，通过光干涉来估计膜的厚度。
这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。
对其他的透明薄膜，如知道其折射率，也可用公式计算出(dSiO2)/(dox)=(nox)/(nSiO2)。
SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。
也可用干涉膜计或椭圆仪等测出。
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。
(100)面的Si的界面能级密度最低，约为10E+10-- 10E+11/cm ?2.eV-1 数量级。
(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。
3、热CVD(HotCVD)/(thermalCVD)此方法生产性高，梯状敷层性佳(不管多凹凸不平，深孔中的表面亦产生反应，及气体可到达表面而附着薄膜)等，故用途极广。
晶圆介绍
12寸晶圆有较高的产能。
当然，生产晶圆的过程当中，良品率是很重要的条件。
编辑本段晶圆制造工艺表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
晶圆初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术：干法氧化Si(固)+O2 à SiO2(固)和湿法氧化Si(固)+2H2O à SiO2(固)+2H2。
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。
干法氧化成膜速度慢于湿法。
湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。
当SiO2膜较薄时，膜厚与时间成正比。
SiO2膜变厚时，膜厚与时间的平方根成正比。
因而，要形成较厚SiO2膜，需要较长的氧化时间。
SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。
湿法氧化时，因在于OH基SiO2膜中的扩散系数比O2的大。
氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。
因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。
SiO2膜为透明，通过光干涉来估计膜的厚度。
这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。
对其他的透明薄膜，如知道其折射率，也可用公式计算出(dSiO2)/(dox)=(nox)/(nSiO2)。
SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。
也可用干涉膜计或椭圆仪等测出。
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。
(100)面的Si的界面能级密度最低，约为10E+10-- 10E+11/cm ?2.eV-1 数量级。
(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。
热CVD(HotCVD)/(thermalCVD)此方法生产性高，梯状敷层性佳(不管多凹凸不平，深孔中的表面亦产生反应，及气体可到达表面而附着薄膜)等，故用途极广。
纳米集成电路制造工艺-电介质薄膜沉积工艺
纳米集成电路制造工艺-电介质薄膜沉积工艺前言电介质在集成电路中主要提供器件、栅极和金属互连间的绝缘，选择的材料主要是氧化硅和氮化硅等，沉积方法主要是化学气相沉积（CVD）。
随着技术节点的不断演进，目前主流产品已经进入65/45nm的世代，32/28nm产品的技术也已经出现，为了应对先进制程带来的挑战，电介质薄膜必须不断引入新的材料和新的工艺。
电介质是能够被电极化的绝缘体。
电介质的带电粒子是被原子、分子的内力或分子间的力紧密束缚着，因此这些粒子的电荷为束缚电荷。
在外电场作用下，这些电荷也只能在微观范围内移动，产生极化。
在静电场中，电介质内部可以存在电场，这是电介质与导体的基本区别。
在电磁学里，当给电介质施加一个电场时，由于电介质内部正负电荷的相对位移，会产生电偶极子，这现象称为电极化。
施加的电场可能是外电场，也可能是嵌入电介质内部的自由电荷所产生的电场。
因为电极化而产生的电偶极子称为“感应电偶极子”，其电偶极矩称为“感应电偶极矩”。
在栅极电介质的沉积方面，为了在降低电介质EOT（等效氧化物厚度）的同时，解决栅极漏电的问题，必须提高材料的k值。
在130/90/65nm乃至45nm的世代，对传统热氧化生成的氧化硅进行氮化，生成氮氧化硅是提高k值的一种有效方法。
而且氮氧化硅在提高材料k值和降低栅极漏电的同时，还可以阻挡来自多晶硅栅内硼对器件的不利影响，工艺的整合也相对简单。
到45/32nm以后，即使采用氮氧化硅也无法满足器件对漏电的要求，高k介质的引入已经成为必然。
Intel公司在45nm已经采用了高k的栅极介质（主要是氧化铪基的材料，k值约为25），器件的漏电大幅降低一个数量级。
在后端的互连方面，主要的挑战来自RC延迟。
为了降低RC延迟，电介质的k值必须随着技术节点不断降低。
从180/130nm采用掺氟的氧化硅（FSG）到90/65/45nm采用致密掺碳的氧化硅（SiCOH），再到32nm以后的多孔的掺碳氧化硅（p-SiCOH），材料的k值从3.5到3.0～2.7，再到小于2.5。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
二氧化硅薄膜作为栅极氧化层
二氧化硅（SiO2）薄膜作为栅极氧化层，在半导体器件中起着非常重要的作用。
它具有良好的绝缘性能、优异的稳定性和可靠性，广泛应用于各种电子器件中，如晶体管、集成电路和太阳能电池等。
首先，二氧化硅薄膜具有良好的绝缘性能。
由于硅原子与氧原子之间的键合状态稳定，SiO2薄膜在常见的操作温度下表现出优异的绝缘性能。
这种绝缘性能使得二氧化硅薄膜能够有效地隔离栅极与通道之间的电荷传递，从而实现器件的高可靠性和稳定性。
其次，二氧化硅薄膜具有优良的稳定性。
SiO2薄膜可以在一定的工艺条件下形成稳定的薄膜结构，具有较低的漏电流和介电常数。
此外，随着制程工艺的进一步发展，SiO2薄膜的质量也得到了很大的提高，如厚薄均匀性、界面质量和杂质浓度等方面的改进，使得SiO2薄膜在微电子领域具有广泛的应用前景。
最后，二氧化硅薄膜的制备工艺相对简单，成本较低。
制备SiO2薄膜的方法有热氧化法、化学气相沉积法和物理气相沉积法等。
其中，热氧化法是最常用的制备方法，它通过在高温下使硅表面与氧气反应生成二氧化硅。
热氧化法制备的SiO2薄膜可以获得较高的质量和良好的界面性能。
不过，二氧化硅薄膜也存在一些问题。
首先，由于二氧化硅薄膜是一种无机材料，因此它的制备过程对环境有一定的污染。
其次，SiO2薄膜的厚度并不是随意可
控的，这会在一定程度上限制一些特殊应用场合对薄膜厚度的要求。
此外，随着器件的不断微型化和工作温度的升高，二氧化硅薄膜的绝缘性能可能会受到一定限制。
综上所述，二氧化硅薄膜作为栅极氧化层在半导体器件中具有重要的应用价值。
它不仅具有良好的绝缘性能和稳定性，而且制备工艺相对简单、成本较低。
然而，也需要在优化制备工艺、改善环境污染问题和提高薄膜性能等方面做进一步的研究和探索，以满足日益增长的微电子应用需求。