程序查询方式
微端原理--简答笔记2

微端原理----简答笔记二、1、I/O接口的信号有哪几种?各有什么特点?答:(1)接口信号通常有以下四种:(2)开关量:只有 2 种状态,用一位二进制数(0 或 1)表示开或关。
(3)数字量:二进制形式的数据或是已经过编码的二进制形式的数据。
(4)脉冲量:脉冲信号是以脉冲形式表示的一种信号。
关注的是信号发生的跳变情况。
(5)模拟量:用模拟电压或模拟电流幅值大小表示的物理量。
2、在最小模式下,8086CPU一个基本的总线周期一般由几个时钟周期组成?以读3、8086CPU从功能上分成那两部分?这样设计的优点是什么?答:8086CPU 在功能上分成了 EU 和 BIU 两部分。
传统计算机在执行程序时,CPU 总是相继地完成取指令和执行指令的动作,即指令的提取和执行是串行进行的。
而分成两部分后,BIU 负责取指令,EU 负责指令的执行,它们之间既互相独立又互相配合,使得8086 可以在执行指令的同时进行取指令的操作,即实现了取指令和执行指令的并行工作,大大提高了 CPU 和总线的利用率,从而提高了指令的处理速度。
5、在8086系统中,什么是逻辑地址和物理地址?他们之间的关系是什么?答:逻辑地址是 16 位的,允许在程序中编排的地址;物理地址是 20 位的,是信息存放在内存中的实际地址。
物理地址是由逻辑地址的段地址左移 4 位加上偏移地址计算得到的,在 CPU 的运算器中实现。
6、为了区别不同的中断,有以下概念,请说明它们的不同:(1)可屏蔽中断和非屏蔽中断(2)内部中断和外部中断答:(1)受中断标志位控制的可进行允许或禁止操作的中断,称为可屏蔽中断;必须立刻响应的中断请求,如电源掉电、机器故障等,不受中断标志位控制的中断称非屏蔽中断。
(2)内部中断是指中断源来自主机内部,如运算出错、程序调试和软件中断等;外部中断来自主机之外,往往通过 CPU 的中断请求引脚引入主机,如外部设备、实时时钟和硬件故障产生的中断等。
组成原理简答题

1、说明冯·诺依曼计算机结构的特点。
1.由运算器、存储器、控制器、输入设备和输出设备五个部分组成2.存储器以二进制形式存储指令和数据3.指令由操作码和地址码组成4.存储程序并按地址顺序执行5.冯·诺依曼机的核心设计思想:存储程序,机器自动化工作的关键6.以运算器为中心2、指令和数据都存于存储器中,计算机如何区分它们?计算机硬件主要通过不同的时间段来区分指令和数据,即:取指周期(或取指微程序)取出的既为指令,执行周期(或相应微程序)取出的既为数据。
另外也可通过地址来源区分,从PC指出的存储单元取出的是指令,由指令地址码部分提供操作数地址。
什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体计算机硬件——计算机的物理实体计算机软件——计算机运行所需的程序及相关资料硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。
存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,接近于Cache的速度,而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用,其容量和位价接近于辅存,而速度接近于主存说明存取周期和存取时间的区别。
存取周期和存取时间的主要区别是:存取时间仅为完成一次存取操作的时间,而存取周期不仅包含操作时间,还包含操作后线路的恢复时间。
即:存取周期 = 存取时间 + 恢复时间什么叫刷新?为什么要刷新?说明刷新有几种方法。
刷新——对DRAM定期进行的全部重写过程;刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;常用的刷新方法有三种——集中式、分散式、异步式。
集中式:在最大刷新间隔时间内,集中安排一段时间进行刷新;分散式:在每个读/写周期之后插入一个刷新周期,无CPU访存死时间;异步式:是集中式和分散式的折衷半导体存储器芯片的译码驱动方式有几种?半导体存储器芯片的译码驱动方式有两种:线选法和重合法。
计算机组成原理期末考试重点

1. 冯•诺依曼计算机的特点是什么?解:冯•诺依曼计算机的特点是:1>计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成;指令和数据以同同等地位存放于存储器内,并可以按地址访问;指令和数据均用二进制表示;指令由操作码、地址码两大部分组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置;指令在存储器中顺序存放,通常自动顺序取出执行;机器以运算器为中心2、什么是总线?总线传输有何特点?为了减轻总线的负载总线上的部件都应具备什么特点?答:总线是连接多个部件的信息传输线,是各部件共享的传输介质。
总线特点是某一时刻只能有一路信息在总线传输即分时使用。
为减轻总线负载总线上的部件应通过三态驱动电路与总线连通。
3、总线如何分类?什么是系统总线?系统总线又分为几类是单向的还是双向的?答:总线分类按数据传送方式分为并行传输总线和串行传输总线。
按连接部件不同分为计算机总线,测控总线,网络通信总线。
系统总线是指CPU,主存,I/O设备各大部件之间的信息传输线。
系统总线分为三类:地址总线,数据总线和控制总线。
数据总线是是双向传输与机器字长存储字长有关,地址总线是单向传输,与地址线的位数和存储单元有关。
4. 为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?答:总线判优控制解决多个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求;特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。
5. 什么叫刷新?为什么要刷新?说明刷新有几种方法。
解:刷新:对DRAM定期进行的全部重写过程;刷新原因:因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;常用的刷新方法有三种:集中式、分散式、异步式。
CPU与外设之间的数据传送方式

;延时 ;控制脉冲数
2021年1月30日星期六
2.条件传送方式 条件传送方式又称程序查询方式或异步传送方式。当CPU与外设工
作不同步时,很难确保CPU在执行输入操作时,外设一定是“准备好” 的;而在执行输出操作时,外设一定是“空闲”的。这时,为保证数 据传送的正确进行,就需采用条件传送方式。
AND AL, 1111 1100b
sound:
XOR AL, 0000 0010b
OUT 61H,AL
MOV CX,DX
delay:
LOOP delay
DEC BX
JNZ sound
MOV AH,4CH
INT 21H
Code
ENDS
END start
;控制脉冲个数 ;控制脉冲周期
;读入61H端口数据 ;61H端口的D0为0,8253 输出1
2021年1月30日星期六
2)条件式输出 图1-14给出的是采用条件传送方式进行输出操作的接口电路。当
前输出设备空闲时,状态标志触发器清零。CPU输出数据时,先用输入 指令读取接口中的状态字,假设忙闲标志位BUSY接至数据线D7位,则 当D7=0时,表示输出设备空闲,此时CPU才执行输出指令,否则CPU必 须等待。执行输出指令时由端口选择信号、M/IO信号和写信号WR共同 产生的选通信号将数据总线上的数据打入接口中的数据锁存器,同时 将D触发器Q端置1,一方面为外设提供一个联络信号,通知外设将锁存 器锁存的数据取走;另一方面Q端与状态信息缓冲器的BUSY相对应使状 态寄存器的BUSY位置1,告诉CPU当前外设处于忙状态,从而阻止CPU输 出新的数据。当输出设备取走当前数据后,会向接口发出确认信号ACK, 使接口中D触发器Q端置0,从而使状态寄存器中的BUSY位清零,通知 CPU外设现已处在空闲状态,以便开始下一个数据输出过程。
计算机组成原理

计算机组成原理一、选择1、数的大小2、存储单元存储单元一般应具有存储数据和读写数据的功能,一般以8位二进制作为一个存储单元,也就是一个字节。
每个单元有一个地址,是一个整数编码可以表示为二进制整数。
程序中的变量与主存储器的存储单元相对应。
变量的名字对应存储单元的地址,变量的内容对应单元所存储的数据。
3、冯.诺依曼体系结构以二进制的形式将程序存放到存储器中,控制器依据存储器的程序来控制全机协调地完成计算任务。
存储程序并按地址顺序执行,这就是冯诺依曼型计算机的体系结构,该结构由运算器、控制器、存储器、输入设备、输出设备组成。
4、寻址范围存储器的容量=存储字长*存储单位5、CPU模型中各器件的功能控制器:(1)从指令cache中取出一条指令,并指出下一条指令在指令cache中的位置。
(2)对指令进行译码或测试,并产生相应的操作和控制信号,以便启动规定的动作。
(3)指挥并控制CPU、数据cache和输入/输出设备之间数据流动的方向。
运算器:(1)执行所有的算术运算。
(2)执行所有的逻辑运算,并进行逻辑测试。
存储器:(1)数据缓冲寄存器(DR)①作为ALU运算结果和通用存储器之间信息传送中时间上的缓冲。
②补偿CPU和内存、外围设备之间在操作速度上的差别。
(2)指令寄存器(IR)用来保存当前正在执行的一条指令。
(3)程序计数器(PC)保证程序能够连续地执行下去。
(4)数据地址寄存器(AR)用来保存当前CPU所访问的数据cache存储器中(简称数存)单元的地址。
(5)通用寄存器(R0__R3)通用寄存器共4个,当算术逻辑单元(ALU)执行算数或逻辑运算时,为ALU提供一个工作区。
(6)状态字寄存器(PSW)保存由算数指令和逻辑指令运算或测试结果建立的各种条件代码。
6、指令的分类数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串处理指令、特权指令、其他指令7、指令周期的含义指令周期是指取出一条指令并执行这条指令的时间。
计算机组成原理知识点整理

一、概念1.CMDR:控存数据寄存器,存放从控存读出的微指令2.CMAR:控存地址寄存器,用于存放微指令的地址,当采用增量计数器法形成后续微指令地址时,CMAR有计数功能3.系统并行性:并行包括同时性和并发性两个方面。
前者是指两个或多个事件在同一时刻发生,后者是指两个或多个事件在同一时间段发生。
也就是说,在同一时刻或者同一时间段内完成两种或两种以上性质相同或者不同的功能,只要在时间上互相重叠,就存在并行性。
4.进位链:传递进位的逻辑电路5.间接寻址:通过访存(若是多次间址还需多次访存)得到有效地址6.微程序控制:采用与存储程序类似的方法来解决微操作命令序列的形成,将一条机器指令编写成一个微程序,每一个微程序包含若干条微指令,每一条微指令包含一个或多个微操作命令7.RISC:精简指令系统计算机,通过有限的指令条数简化处理器设计,以达到提高系统执行速度的目的8.中断隐指令:在机器指令系统中没有的指令,是CPU在中断周期内由硬件自动完成的一条指令,功能包括保护断点,寻找中断服务程序入口地址,关中断9.周期挪用/周期窃取:DMA方式中由DMA接口向CPU申请占用总线,占用一个存取周期10.单重分组跳跃进位:n位全加器分成若干小组,小组内进位同时产生,小组与小组间采用串行进位11.双重分组跳跃进位:n位全加器分为若干大组,大组内又分成若干小组,大组中小组的最高进位同时产生,大组与大组间的进位串行传送12.超标量:在每个时钟周期内同时并发多条独立指令,即以并行操作方式将两条或两条以上指令编译执行,在一个时钟周期内需要多个功能部件13超流水线:将一些流水线寄存器插入到流水线段中,好比将流水线再分道,提高了原来流水线的速度,在一个时钟周期内一个功能部件被使用多次14.水平型微指令:一次能定义并执行多个并行操作的微命令。
从编码方式上来看,直接编码、字段直接编码、字段间接编码、直接编码和字段直接和间接混合编码都属于水平型微指令。
大学专业试卷 山东大学《计算机组成原理》2021计组部分重要概念整理
计组部分重要概念整理冯诺依曼计算机的特点:1计算机有运算器、存储器、控制器、输入设备和输出设备五大部件组成2指令和数据以同等地位存放于存储器内。
并可按地址访问。
3指令和数据均可用二进制表示4指令由操作码和地址吗组成。
操作码表示操作的性质、地址码表示操作数在存储器中的位置5指令在存储器中按顺序存放。
通常,指令时顺序执行的。
在特殊情况下,可根据运算结果或指定的条件来改变运算顺序。
6机器以运算器为中心。
输入输出设备和存储器之间的数据传送通过运算器完成。
典型的冯诺依曼计算机是以运算器为中心的,现代的计算机已转化为以存储器为中心的。
计算机硬件的主要技术指标:机器字长:寄存器的位数存储容量:存储单元个数*存储字长=MAR*MDR运算速度:主频MIPS(百万)时钟周期CPI存储器的层次结构主要体现在什么地方?为什么要分这些层次?1)存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2)Cache—主存层次主要解决CPU和主存速度不匹配的问题,在存储系统中主要对CPU访存起加速作用。
从CPU的角度看,该层次的速度接近于Cache,而容量和每位价格却接近于主存。
这就答案要点决了存储器的高速度和低成本之间的矛盾;主存—辅存层次主要解决存储系统的容量问题,在存储系统中主要起扩容作用。
从程序员的角度看,其所使用的存储器的容量和每位价格接近于辅存,而速度接近于主存。
该层次答案要点决了大容量和低成本之间的矛盾。
试比较静态RAM和动态RAM。
答案要点:1)静态RAM的特点:依靠双稳态触发器保存信息,不断电信息不丢失;功耗较大,集成度较低,速度快,每位价格高,适合于作Cache或存取速度要求较高的小容量主存。
2)动态RAM的特点:依靠电容存储电荷来保存信息,需刷新电路进行动态刷新;功耗较小,集成度高,每位价格较低,适合于作大容量主存。
什么叫刷新?为什么要刷新?说明刷新有几种方法。
说明动态RAM各种刷新方式的特点。
微机原理第六章 输入输出和中断技术 part 2 (2)
中断处理的一般过程
6.4.3 8088/8086中断系统
8086/8088为每个中断源分配 一个中断类型码(中断向量码),其取值范围为 0~255,实际可处理56种中断。其中包括软件中断,系统占用的中断,已经开放 给用户使用的中断。所有中断又可分为两大类:内部中断和外部中断。
内部中断
6.4.2 中断处理的一般过程
1. 中断请求 2. 中断源识别及中断判优 3. 中断响应 4. 中断处理(服务) 5. 中断返回
1. 中断请求 ➢ INTR中断请求信号应保持到中断被处理为止 ➢ CPU响应中断后,中断请求信号应及时撤销
2. 中断源识别 ➢ 软件判优:由软件来安排中断源的优先级别。顺序查询中断请求,先查询的
➢ (4)能向存储器或外设发出读/写命令。 ➢ (5)能决定传送的字节数,并判断DMA传送是否结束。 ➢ (6)在DMA过程结束后,能向CPU发出DMA结束信号,将总线控制权交
还给CPU。
2. DMA控制器的工作过程 ➢ (1)当外设准备好,可以进行DMA传送时,外设向DMA控制器发出
“DMA传送请求”信号DRQ ➢ (2)DMA控制器收到请求后,向CPU发出“总线请求”信号HOLD ➢ (3)CPU在完成当前总线周期后会立即发出HLDA信号,对HOLD信号进
➢ (2)单步中断——1型中断,标志寄存器中有一位陷阱标志TF。 ➢ (3)断点中断——3型中断,专用于设置断点的指令INT 3,用于程序中设
置断点来调试程序。
➢ (4)溢出中断——4型中断,在算数指令的执行过程发出溢出 ➢ (5)用户自定义的软件中断——n型中断,执行中断指令INT n引起内部中
断。
需要时,CPU回到原来被中断的地方继续执行自己的程序。 优点: ➢ CPU效率高,实时性好 缺点 ➢ 程序编制相对较为复杂
计算机组成原理自测题
三、计算题(共20分)三、 (5分)已知:两浮点数x = 0.1101×210,y = 0.1011×201 求:x + y1、(5分)计算题 答:x 、y 在机器中以补码表示为(1分)[x]补 = 00,10; 00.1101 [y]补 = 00,01; 00.1011 ① 对阶 (2分)[△j ]补 = [j x ]补- [j y ]补 = 00,10 + 11,11 = 00,01即△j = 1,表示y 的阶码比x 的阶码小1,因此将y 的尾数向右移1位,阶码相应加1,即补][y '= 00,10; 00.0101这时补][y '的阶码与[x]补的阶码相等,阶差为0,表示对阶完毕。
② 求和 (2分)00.1101 + 11.010101.0010补y ][S '补x ][S '补y x ]S [S '+即[x+y]补 = 00,10; 01.0010③ 右规(1分)运算结果两符号位不等,表示尾数之和绝对值大于1,需右规,即将尾数之和向右移1位,阶码加1,故得[x+y]补 = 00,11; 00.1001 则 x+y = 0.1001×211三、 (10分)设机器字长为8位(含1位符号位),已知X =-11/64,Y =13/128,用补码运算规则计算X +Y 、X -Y 的值(写出计算过程)。
2、(共10分)(1) (结果正确无过程只得2分)X = 1.001011 [X]补 = 1.110101 (1分) Y = 0.0001101 [Y]补 = 0.0001101 [-Y]补 = 1.1110011 (1分) [X+Y]补 = 1.110101 + 0.0001101 = 1.1110111 X+Y = -0.0001001 (4分) (2) [X-Y]补 = [X]补 + [-Y]补 = 1.110101 + 1.1110011 = 1.1011101 X-Y = 0.0100011三、 (5分)写出1100对应的按配偶原则配置海明码的过程。
计算机原理全(1)
一.选择1.需要定时刷新的存储器是(B)A. SRAMB. DRAMC. EPROMD. EEPROM2.执行IN AL,70H时,8086CPU外部引脚状态是(D)A. =0,=1,M/=1B.=1,=0,M/=1C.=1,=0,M/=0D.=0,=1,M/=03.8086/8088CPU对I/O端口使用的编址方法( B )A.统一编址B.独立编址C.直接编址D.间接编址4.CPU与I/O接口之间传送数据时,占用CPU时间最长的传送方式是(C )A.中断传送B.DMA传送C.查询传送D.无条件传送5.8086CPU的INTR引脚上输入的信号是(A)A.可屏蔽中断请求B.非屏蔽中断请求C.中断响应D.总线请求6.中断向量表存放的是(B)A.中断类型号B.中断服务程序入口处地址C.中断断点地址D.程序状态字7.中断向量表占用内存地址空间为(A)A.00000H~003FFH B.00000H~000FFH C.00000H~00100H D.FFF00H~FFFFFH8.中断控制器8259A的中断屏蔽寄存器IMR的作用是(C)A.禁止CPU响应外设的中断请求B.进制软件中断请求C禁止外设向CPU发中断请D禁止NMI中断请求9.采用两片8259A可编程中断控制器级联使用,可以使用CPU的可屏蔽中断扩大到(A)A.15级B.16级C.32级D.64级10.8259A工作在一般全嵌套方式时,中断源优先级最高的引脚是(A)A.IR0B.IR1C.IR7D.IR811.在8086环境下,对单片方式使用的8259A进行初始化时,必须放置的初始化命令字为(B)A.ICW1,ICW2,ICW3 B. ICW1,ICW2,ICW4 C. ICW1,ICW3,ICW4 D. ICW2,ICW3,ICW412.8255接口芯片方式2的功能是(D)A.基本输入/输出B.并行输入C.选通输入/输出D.双向选通输入/输出13.8255工作于方式1输出方式,A口/B口与外设之间的控制状态联络信号是(C)A. 与B.与C.与D. 与14.若每输入n个CLK脉冲,在OUT端就可能出一个宽度为一个CLK周期的负脉冲,则8253A应工作于方式(C)A. 0B. 1C. 2D. 315.8251在数据传输过程中,不能检测到的错误是(A)A.同步字符错B.数据溢出错C.奇偶校验错D.帧格式错16.某SRAM芯片容量为8K*8,组成32KB存储系统所用芯片数为(B)A.2片B. 4片C.8片D.16片17.对于一低速外设,在外设准备数据期间希望CPU能做自己的工作,只有当外设准备好数据后才与CPU交换数据,完成这种数据传送最好选用的传送方式是(C)A.无条件传递方式B.查询传送方式C.中断传送方式D.DMA传送方式18.执行IN指令即是执行(A)A.I/O读操作B.存储器读操作C.I/O写操作D.存储器写操作19.当输入接口芯片的READY( 信号)为1时,表示接口芯片中输入寄存器(B)A.输出数据已满B.输入数据已满C.输出数据已空D.输入数据已空20.8255A接口芯片的功能是(B)A.并行输出B.并行输入/输出C.并行输入D.串行输入/输出21.8255A的方式选择控制字应写入(A)A. 控制口B.PA 口C. PB口D.PC口22.设8255A的端口地址为60H~63H,则控制字寄存器的地址为(D)A.60HB.61HC.62HD.63H23. 可编程通信接头芯片8251A支持(B)A.同步传送B.同步和异步传送C.异步传送D.并行传送24.中断响应过程中,CPU在作保护断电工作时压入堆栈的是断点处的(D)A.指令 B.IP值 C.CS值 D.IP值和CS值25.当一个系统有多片8259A芯片时,主片必须工作在(C)A.一般全嵌套方式B.优先级自动循环方式C.特殊全嵌套方式D.优先级特殊自动循环方式26.8066CPU,若NMI、除法中断和INTR同时产生,则CPU执行完当前指令后对中断请求的检测顺序为(A)A.除法中断、NMI、INTRB.NMI、INTR、除法中断C.INTR、除法中断、NMID.NMI、除法中断、INTR27.6片8259A级联使用,最多可以管理的中断源数为(B)A.40级B.43级C.44级D.48级28.当8253的输出端A1A0=10,=0时,此时选择片内的寄存器地址为(C)A.计数器0B.计数器C.计数器2D.控制寄存器29.可编程计数/定时器8253A的各通道可供选择的工作方式有(D)A.3种B.4种C.5种D.6种30.在DMA数据传送方式下,CPU与系统总线的关系是(B)A.只能控制数据总线B.成高阻状态C.只能控制地址总线D.成短接状态31.用一片EPROM芯片构成系统内存其地址范围为F0000H~F0FFFH,无地址重叠,该内存的存储总量为(B)A.2KBB.4KBC.8KBD.16KB32.CPU与I/O接口传送控制方式中,CPU的使用效率高,实时性强的方式是(D)A.同步传送B.查询传送C.无条件传送D.中断传送33.8086/8088CPU的中断向量表(C)A.是中断服务程序的入口地址B.是中断服务程序的返回地址C.用于存放中断服务程序入口地址D.用于存放中断类型号34.8086CPU中断优先级顺序为(D)35. 芯片8259A是一种(B)C.可编程定时计数器D.总线仲裁器36.采用两片8259A可编程中断控制器级联使用,可以使CPU的可屏蔽中断扩大到(A)A.15级B.16级C.32级D.64级37.8259A可编程中断控制器中断屏蔽寄存器IMR的作用是(B)A.禁止CPU响应外设的中断请求 B.禁止外设向CPU发中断请求 C.禁止软中断请求 D.禁止NMI中断请求38.8255A接口芯片的功能是(D)A.并行输入B.串行输入/输出C.并行输出D.并行输入/输出39.8088CPU往8255A端口B送数据时,则8255A芯片引脚A1A0为(B)A. A1A0=00B.A1A0=01C.A1A0=10D.A1A0=1140.当芯片8251A的=0, C/ =1时,则(A)A.允许8251A接受CPU的命令字B.8251A向CPU送状态字C.CPU往8251A送数据D.8251A向CPU送数据41.设串行异步通信时,数据传送的速率是400字符/秒,每个字符为12位二进制数据,则传送的波特率是(C)A.12000B.2400C.4800D.960042.在串行异步数据传送时,如果格式规定8位数据位,1位奇偶校验位,1位停止位,则一组异步数据总共有多少位(D)A.8B.9C.10D.1143.可编程定时/计数器8253A可编程定时/计数器,在初始化时写入的最大计数初值是(A)A.0000HB.65535C.7FFFHD.FFFFH44.8253A工作方式0,在初始化编程时,一旦写入控制字后,输出信号端OUT(B)A.变为高电平B.变为低电平C.保持原来的电平D.立即开始计数45.DMA数据传送方式中,DMA控制器接到CPU发出的(C)A.HOLD信号后接管总线控制权B.READY信号后接管总线控制权C.HLDA信号后接管总线控制D.DACK信号后接管总线控制权二.填空1,CPU经I/O接口与I/O设备交换信息时产生的接口信号有如下几种:控制信息数据信息和状态信息。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
大型计算机
特点:
现代大型计算机并非主要通过每秒运算次数MIPS(Million Instructions Per Second) (单字长定点指令平均执行速度),来衡量性能,而是可靠性、安全性、向后兼容性和极其高效的I/O 性能。
主机通常强调大规模的数据输入输出,着重强调数据的吞吐量。
大型计算机可以同时运行多操作系统,因此不像是一台计算机而更像是多台虚拟机,因此一台主机可以替代多台普通的服务器,是虚拟化的先驱。
同时主机还拥有强大的容错能力。
主机的投资回报率取决于处理数据的规模、减少人力开支、实现不间断服务和其他成本的缩减。
由于主机的平台与操作系统并不开放,因而很难被攻破,安全性极强。
大型机体系结构的最大优势是无与伦比的I/O处理能力。
虽然大型机处理器并不总是拥有领先优势,但是它们的I/O体系结构使它们能处理好几个PC服务器放一起才能处理的数据。
程序查询方式
简介:
程序查询方式是一种程序直接控制方式,是早期计算机中使用的一种最简单的输入输出方式,在这种方式中,数据在CPU 与外围设备之间的传送完全依赖于计算机的程序控制,是在CPU主动控制下进行的。
当需要输入输出时,CPU暂时执行主程序,转去执行设备输入/输出的服务程序,根据服务程序中的I/O指令进行数据传送,这是主机与外设间进行信息交换(输入/输出)的最简单、最经济的方式,只需要很少的硬件,输入和输出完全通过CPU 执行程序来完成。
查询流程:
利用程序控制实现CPU和外部设备之间的数据传送:
一旦某一外设被选中并启动后,主机将查询这个外设的某些状态位,看其是否准备就绪?若外设未准备就绪,主机将再次查询;若外设已准备就绪,则执行一次I/O操作。
1.先向I/O设备发出命令字,请求进行数据传送
2.从I/O接口读入状态字
3.检查状态字中的标志,看看数据交换是否可以进行
4.假如这个设备没有准备就绪,则重复进行2,3步骤,直到这个设备准备好交换数据,发
出准备就绪信号”Ready” 为止。
5.CPU从I/O接口的数据缓冲寄存器输入数据,或者将数据从CPU输出至接口的数据缓冲
寄存器。
与此同时,CPU将接口的状态标志复位。
优点:
这种方式控制简单,CPU 的操作和外围设备的操作能够完全同步,硬件结构也比较简单。
缺点:
外围设备动作很慢,且外部设备和主机不能同时工作,各外设之间也不能同时工作,系统效率很低,因此,仅适用于外设的数目不多,对I/O处理的实时要求不那么高,CPU的操作任务比较单一,并不很忙的情况。
在进行信息交换之前,CPU要设置传输参数、传输长度等,然后启动外设工作,与此同时,外设则进行数据传输的准备工作;相对于CPU 来说,外设的速度是比较低的,因此外围设备准备数据的时间往往是一个漫长的过程,而在这段时间里,CPU 除了循环检测外设是否已
准备好之外,不能处理其他任务,只能一直等待;因此程序进入查询循环时将白白浪费掉CPU 很多时间,即使实际应用中CPU采用定期地由主程序转向查询设备状态的子程序进行扫描轮询的办法(即CPU在执行主程序的过程中可周期性的调用各外部设备询问子程序,而询问子程序依次测试各I/O设备的状态触发器“Ready” .如果某设备的Ready为1,则转去执行该设备的服务子程序,如果该设备的Ready为0,则依次测试下一个设备),CPU资源的浪费也是比较严重的,数据传输效率低下。
直到外设完成数据准备工作,CPU 才能开始进行信息交换。
我们知道在整个查询过程中CPU不能做其他事情,那么就存在这样一种情况,某一外部设备刚好在CPU查询过自己之后才处于就绪状态,那么它就必须等CPU查询完其他设备之后再次查询自己的时,才能等到CPU为它服务,这对于实时性要求较高的外设来说,就可能丢失数据。
在当前的实际应用中,除了单片机之外,已经很少使用程序查询方式了。
与超级计算机的区别:
超级计算机有极强的计算速度,通常由于科学与工程上的计算,这些计算的速度受运算速度与内存大小所限制;而主机运算任务主要受数据传输与转移、可靠性及并发处理性能所限制。
大型机的主机更倾向于整数运算,如订单数据、银行数据等,同时在安全性、可靠性和稳定性方面优于超级计算机。
而超级计算机更强调浮点运算性能,如天气预报。
主机在处理数据的同时需要读写或传输大量信息,如海量的交易信息、航班信息等等。