计算机组成原理第三章(钟将)
计算机组成原理课件第三章资料
静态读写存储器(SRAM)：存取速度快 动态读写存储器(DRAM)：存储容量不如DRAM大。
信息工程学院软件工程系 2020/11/12
1、存储位元 2、三组信号线 地址线 数据线
行线 按存储介质分类：磁表面/半导体存储器 按存取方式分类：随机/顺序存取（磁带） 按读写功能分类：ROM，RAM
RAM：双极型/MOS ROM：MROM/PROM/EPROM/EEPROM
按信息的可保存性分类：永久性和非永久性的 按存储器系统中的作用分类：主/辅/缓/控
信息工程学院软件工程系 2020/11/12
目前存储器的特点是：
速度快的存储器价格贵，容量小； 价格低的存储器速度慢，容量大。
在计算机存储器体系结构设计时，我们希望存 储器系统的性能高、价格低，那么在存储器系统设 计时，应当在存储器容量，速度和价格方面的因素 作折中考虑，建立了分层次的存储器体系结构如下 图所示。
信息工程学院软件工程系 2020/11/12
信息工程学院软件工程系 2020/11/12
SRAM芯大多采用 双译码方式，以 便组织更大的存 储容量。采用了 二级译码：将地 址分成x向、y向 两部分如图所示
信息工程学院软件工程系 2020/11/12
信息工程学院软件工程系 2020/11/12
存储体（256×128×8）
通常把各个字的同一个字的同一位集成在一个芯片 （32K×1）中，32K位排成256×128的矩阵。8个片子 就可以构成32KB。
门G1关闭，存储器 进行读操作。写操作时， WE=0，门G1开启，门G2 关闭。注意，门G1和G2是 互锁的，一个开启时另一个 必定关闭，这样保证了读时 不写，写时不读。
最新计算机组成原理第三章课件白中英版
3.1 存储器概述
❖ 存储器的两大功能： 1、 存储（写入Write） 2、 取出（读出Read）
❖ 三项基本要求： 1、大容量 2、高速度 3、低成本
计算机组成原理
6
计算机组成原理
8
3.2 随机读写存储器
SRAM（静态RAM：Static RAM）
T7 ，这样存储体管子增加不多，但是双向地址译码选择， 因为对Ｙ选择线选中的一列只是一对控制管接通，只有X选 择线也被选中，该位才被重合选中。
X选择线
V 位/读出线
BS0 读/写“0”
A T4
T5
T2
T0
T1
T6
位/读出线
B T3
BS1 读/写“1”
T7
I/O
Y选择线
I/O
6管双向选择MOS存储电路
（2）字结构是2度存储器：只需使用具有两个功能端的基本存储电路：字 线和位线
（3）优点：结构简单，速度快：适用于小容量M
（4）缺点：外围电路多、成本昂贵，结构不合理结构。
计算机组成原理
17
静态MOS存储器
BS0
BS1
FF
FF
FF
16 地址 选
W0
1
A0
地 字线
址
FF
FF
FF
译
……
A1
码 W1 器
：： A2
•以触发器为基本存储单元 •不需要额外的刷新电路 •速度快，但集成度低，功耗和价格较高
DRAM（动态RAM：Dynamic RAM）
•以单个MOS管为基本存储单元 •要不断进行刷新（Refresh）操作 •集成度高、价格低、功耗小，但速度较SRAM慢
计算机组成原理 第三章
1TB=230B
• 存取时间（存储的时间。
• 存储周期：是指连续启动两次读操作所需要间隔的最 小时间。 • 存储器的带宽（数据传输速率）：是单位时间里存储 器所存取的信息量。通常以位/秒或字节/秒来表示。
3.2 SRAM存储器
通常使用的半导体存储器分为随机存取存储器 （Random Access Memory，RAM）和只读存储器 （Read-Only Memory，ROM）。它们各自又有许多 不同的类型。
相连。
A15 A14
2:4 译码器
CPU
A0 A13
11 10 01 00 CE 16K×8
CE … 16K×8 WE
CE 16K×8
WE
CE 16K×8
WE
WE
WE
D0~D7 16K×8字扩展法组成64K×8 RAM
• 字位同时扩展：既增加存储单元的数量，也加长
各单元的位数
• 实际的存储器 往往 需要对字和位同时扩展，如
I/O1 ….. I/O4
WE 2114 CS A0 …. A9
CPU
A0 A9
WE 2114 CS A0 …. A9
A10 A11
wE
2:4 译 码 器
用16K×8位的芯片采用字扩展法组成64K×8位 的存储器连接图。 图中4个芯片的数据端与数据总线D0—D7相连， 地址总线低位地址A0—A13与各芯片的14位地址端相 连，而两位高位地址A14 ，A15 经译码器和4个片选端
CPU
A0
A0 A1 A2 A3 A4 A5 A6 A7 A 8 A9
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
A9 CS
假定使用8K×1的RAM存储器芯片，那么组成 8K×8位的存储器，每一片RAM是8192×1，故其地址
计算机组成原理第3章
IN
AL，27H
; 输入
TEST AL，00000100B
JNE ERROR。
无条件传送是所有传送方式中最简单的一种
传送方式，它需要的硬件和软件数量极少。
2. 程序查询传送方式
由于多数外部设备与CPU之间的数据传送都是随机的，并 且要求CPU必须顾及I/O设备的工作状态。这时CPU必须不断查 询各设备的工作状态。当计算机系统中只有一台外设时，CPU 要定时地对这台设备的状态进行查询（这时CPU常常处于询问 等待状态，或在执行主要功能的程序中穿插地进行询问）。 当有多台外设时，CPU一般是循环地逐一进行询问；有些系统， 将各个外设的状态标志位线“或”在一条公共检测线上，CPU 首先检测此线，有服务请求再去查询是哪台设备。
在计算机系统中引入中断的概念，是计算机技术发展史上 的一个里程碑。中断控制允许CPU与外设在大部分时间并行地 工作，只有少部分时间用以互相交换信息（打印机打印一行 字需几毫秒到几十毫秒，而中断处理是微秒级的）。从宏观 上看，CPU与打印机主要是并行工作。当有多个中断源时， CPU可纵观全局，根据外部事件的轻重缓急进行
3.2.2程序中断控制
在实际应用中，多数事件是非寻常或非预期的。当这样 的要紧事件发生时，CPU应当暂停当前正在执行的程序，先 转去执行处理要紧事件的子程序；紧急事件处理完毕之后， 恢复原来的状态，再继续执行原来的程序。这种对要紧事件 的处理模式，称为程序中断（interrupt）控制模式，简称中 断控制或中断。这种处理要紧事件的服务子程序称为中断子 程序。这种引起中断的事件称为中断源。
1. 无条件传送方式
无条件程序控制方式下的I/O传送时，CPU像对存储器读 写一样，完全不管外设的状态如何。具体操作步骤大致如下：
计算机组成原理第三章
C1=G0+P0C0 C2=G1+P1G0+P1P0C0 C3=G2+P2G1+P2P1G0+P2P1P0C0 C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0
四位先行进位加法器CLA
16位组间行波进位加法器
Gi*＝G4i+3+P4i+3G4i+2+P4i+3P4i+2G4i+1+P4i+3P4i+2P4i+1G4i Pi*= P4i+3P4i+2P4i+1P4i ,i=0,1,2,3 C4=G0*+P0*C0 C8=G1*+P1*G0*+P1*P0*C0 C12=G2*+P2*G1*+P2*P1*G0*+P2*P1*P0*C0 C16=G3*+P3*G2*+P3*P2*G1*+P3*P2*P1*G0*+P3*P2*P1*P0*C0
000H 3FFH 400H 7FFH
假定用若干个2K x 4位芯片组成一个8Kx8位 存储器，则0B1FH所在芯片的最小地址是() A.0000H B.0600H C.0700H D.0800H 1) 0000 0000 0000 0000 0000H 0000 0111 1111 1111 07FFH 2) 0000 1000 0000 0000 0800H 0000 1111 1111 1111 0FFFH
×××× ×××× 2 2 ×××× ×××× 22
16b
构造一个32位字的存储器: 4096Kb×32=2122102223=2422023=16MB 512K×8×4=292102322=222023=2MB
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理 第三章
指令长度可等于机器字长，也可不等于机器字长 在一个指令系统中，若所有指令的长度都是相等 的，称为定长指令字结构；若各种指令的长度随 指令功能而异，称为变长指令字结构。
3.1 指令格式
计算机组成原理
3.1.2 指令的地址码结构 一条双操作数指令除操作码之外，还应包含：
第一操作数地址，用A1表示； 第二操作数地址，用A2表示； 操作结果存放地址，用A3表示； 下条将要执行指令的地址，用A4表示。
3.1 指令格式
计算机组成原理
例如：设某机的指令长度为16位，操 作码字段为4位，有三个4位的地址码字段， 其格式为：
4位 4位 4位 4位
OP
A1
A2
A3
如果按照定长编码的方法，4位操作码 字段最多只能表示16条不同的三地址指令。
3.1 指令格式
4位 4位 4位
计算机组成原理
4位
OP OP
OP
这些信息可以在指令中明显的给出，称为显地址； 也可以依照某种事先的约定，用隐含的方式给出， 称为隐地址。 下面以双操作数指令为例讨论地址码结构。
3.1 指令格式
一.四地址指令
+ OP 100 A1 200 A2 300 A3 50
计算机组成原理
400 400 A4 指令
(A1)OP(A2)→A3
计算机组成原理
(A1)OP(A2)→A1 源操作数地址 (PC)+1=下条将要执行 指令的地址
5 A1中原存内容在指令 + 3 执行后被破坏(缺点)。 8
指令 下一指令 5 5 8 3 3
执行一条二地址指令 需4次访问主存。
3.1 指令格式
累加寄存器 四.一地址指令
计算机组成原理 第3章_存储系统PPT课件
存储周期是指连续启动两次读操作所需间隔的最小时间。通常， 存储周期略大于存取时间，其时间单位为ns(纳秒）。
.
⑶ 字位同时扩展：在字向和位向上同时进行扩展 一个的容量假定为 M ×N 位，若使用 l × k 位的芯片（ l < M,
k < N),需要在字向和位向同时进行扩展。此时共需要 （ M / l )） × （ N / k ）个存储器芯片。 思考题：
1、32K × 16表什么意思?(32K=215,15根地址线,16根数据线) 2、构成 4M× 32存储器需要16K × 8的芯片多少片？ （ 16K= 214 , 4M= 222，故需要芯片: (4M/ 16K)*(32/8)=1024, 22根地址线中有22-14=8根用作片选线，14根地址线。）
外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。
芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故片 选信号端连接到片译在码器的输出端。图3.7所示出用16K × 8位的芯片采用字扩 展法组成64K × 8位的存储器连接图。图中4个芯片的数据线与数据总线D0-D7相 连，地址总线低位地址A0-A13与各芯片的14位地址端相连，两位高位地址A14， A15经译码器和4个选端相连。
《计算机组成原理》第3章习题答案
第3章习题解答1 1．．指令长度和机器字长有什么关系指令长度和机器字长有什么关系??半字长指令、单字长指令、双字长指令分别表示什么意思么意思? ?解：解：指令长度与机器字长没有固定的关系，指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，指令长度可以等于机器字长，指令长度可以等于机器字长，也可以大于或也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2 2．．零地址指令的操作数来自哪里零地址指令的操作数来自哪里??一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得寻址方式获得??各举一例说明。
各举一例说明。
解：解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
前述零地址和一地址的加法指令。
3 3．某机为定长指令字结构，．某机为定长指令字结构，．某机为定长指令字结构，指令长度指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
操作数、单操作数和双操作数三类。
若双操作数指令已有若双操作数指令已有K 种，无操作数指令已有L 种，问单操作数指令最多可能有多少种单操作数指令最多可能有多少种??上述三类指令各自允许的最大指令条数是多少上述三类指令各自允许的最大指令条数是多少? ? 解：解：解：X= (2X= (24一K)×26一[L/26]双操作数指令的最大指令数：双操作数指令的最大指令数：双操作数指令的最大指令数：224一1。
单操作数指令的最大指令数：15×2单操作数指令的最大指令数：15×26一l(l(假设双操作数指令仅假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口个扩展窗口))。
计算机组成原理第三章
3.3
PC/AT（ISA）总线
1. 16位数据线 2. 24位地址线可直接寻址的内存容量为16MB 3. I/O地址空间为0100H~03FFH 4. 最高时钟频率为8MHz 5. 最大稳态传输速率为16MB/s 6. 具有中断功能、DMA通道功能 7. 不支持总线仲裁
3.3
EISA总线
随着32位的80386处理器的推出，ISA总线已 经不能满足PC技术的发展需要，于是产生了 EISA总线。EISA总线在信号定义与物理电气连 接上完全与ISA总线兼容。其特点： 1. 具有32位的数据线，支持8位、16位或32位的 数据存取，支持数据突发式传输。 2. 在8MHz时钟频率下处理32位数据，带宽提高 了一倍，达到33MB/s 3. 地址总线扩充到32位 4. 具有即插即用功能 5. 主要应用在32位微处理器组成的微型计算机系 统中。
分离式通信特点
3.5
1. 各模块有权申请占用总线 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线 4. 总线被占用时，无空闲 充分发挥了总线的有效占用
I/O接口1 … I/O接口n
4. 独立请求方式
总
线
控
制
BG0
部
BR0
BG1 BR1
BG-总线同意 BR-总线请求
BGn BRn
3.5
数据线 地址线
件
I/O接口0 I/O接口1 … I/O接口n
排队器
二、总线通信控制
3.5
1. 目的 解决通信双方 协调配合 问题
2. 总线传输周期
申请分配阶段 主模块申请，总线仲裁决定
寻址阶段
主模块向从模块 给出地址 和 命令
传数阶段
主模块和从模块 交换数据