晶圆级封装技术的发展现状
晶圆级封装的工艺流程_概述说明
晶圆级封装的工艺流程概述说明1. 引言1.1 概述晶圆级封装是一种先进的封装技术，它将多个组件和集成电路(IC) 封装在同一个晶圆上，从而提高了芯片的集成度和性能。
相比传统的单芯片封装方式，晶圆级封装具有更高的密度、更短的信号传输路径和更低的功耗。
因此，晶圆级封装已经成为微电子领域中一项重要且不断发展的技术。
1.2 文章结构本文将对晶圆级封装的工艺流程进行全面地概述说明。
首先，在引言部分，我们将对该主题进行简要概述并介绍文章结构。
接下来，在第二部分中，我们将详细阐述晶圆级封装的工艺概述以及相关的工艺步骤、特点与优势。
然后，在第三部分中，我们将探讨实施晶圆级封装工艺时需要考虑的关键要点，包括设计阶段、加工阶段和测试与质量管控方面的要点与技术要求。
在第四部分中，我们将介绍晶圆级封装工艺流程中常见问题及其解决方法，并提出提高封装可靠性的方法和策略，以及工艺流程改进与优化的建议。
最后，在第五部分中，我们将总结回顾晶圆级封装工艺流程，并展望未来晶圆级封装技术的发展方向和趋势。
1.3 目的本文的目的是全面介绍晶圆级封装的工艺流程，提供读者对该领域较为详细和系统的了解。
通过对每个章节内容的详细阐述，读者可以获得关于晶圆级封装工艺流程所涉及到的各个方面的知识和技术要求。
同时，通过对常见问题、解决方法以及未来发展方向等内容的探讨，读者可以更好地理解该技术在微电子领域中的重要性，并为相关研究和应用提供参考。
2. 晶圆级封装的工艺流程：2.1 工艺概述：晶圆级封装是一种先将芯片进行封装，然后再将封装好的芯片与其他组件进行连接的封装技术。
其主要目的是提高芯片的集成度和可靠性，并满足不同应用领域对芯片包装技术的需求。
晶圆级封装工艺拥有多个步骤，其中包括材料准备、焊膏印刷、IC贴装、回流焊接等过程。
2.2 工艺步骤：（1）材料准备：首先需要准备好用于晶圆级封装的相关材料，如底部基板、球柵阵列（BGA）、波士顿背面图案（WLCSP）等。
先进封装技术
先进封装技术发展趋势2009-09-27 | 编辑： | 【大中小】【打印】【关闭】作者：Mahadevan Iyer, Texas Instruments, Dallas随着电子产品在个人、医疗、家庭、汽车、环境和安防系统等领域得到应用，同时在日常生活中更加普及，对新型封装技术和封装材料的需求变得愈加迫切。
电子产品继续在个人、医疗、家庭、汽车、环境和安防系统等领域得到新的应用。
为获得推动产业向前发展的创新型封装解决方案（图1），在封装协同设计、低成本材料和高可靠性互连技术方面的进步至关重要。
图1. 封装技术的发展趋势也折射出应用和终端设备的变化。
在众多必需解决的封装挑战中，需要强大的协同设计工具的持续进步，这样可以缩短开发周期并增强性能和可靠性。
节距的不断缩短，在单芯片和多芯片组件中三维封装互连的使用，以及将集成电路与传感器、能量收集和生物医学器件集成的需求，要求封装材料具有低成本并易于加工。
为支持晶圆级凸点加工，并可使用节距低于60μm凸点的低成本晶圆级芯片尺寸封装（WCSP），还需要突破一些技术挑战。
最后，面对汽车、便携式手持设备、消费和医疗电子等领域中快速发展的MEMS器件带来的特殊封装挑战，我们也要有所准备。
封装设计和建模建模设计工具已经在电子系统开发中得到长期的使用，这包括用于预测基本性能，以保证性能的电学和热学模型。
借助热机械建模，可以验证是否满足制造可行性和可靠性的要求。
分析的目标是获得第一次试制时就达到预期性能的设计。
随着电子系统复杂性的增加以及设计周期的缩短，更多的注意力聚焦于如何将建模分析转换到设计工程开始时使用的协同设计工具之中，优化芯片的版图和架构并进行必要的拆分，以最低成本的付出获得最高的性能。
为实现全面的协同设计，需要突破现今商业化建模工具中存在的一些限制。
目前的工具从CAD数据库获得输入，通常需要进行繁杂的操作来构建用于物理特性计算的网格。
不同的工具使用不同IP的特定方法来划分网格，因而对于每种工具需要独立进行网格的重新划分。
半导体先进封装技术
半导体先进封装技术半导体先进封装技术是近年来发展迅速的一项新技术。
该技术主要针对半导体芯片的封装，为其提供更好的性能和更广泛的应用。
本文将从概念、发展历程和技术特点三个方面，详细介绍半导体先进封装技术的相关信息。
一、概念半导体封装技术是将芯片连接到外部世界的必要步骤。
通过封装，芯片可以在工业、科学和家庭中得到广泛应用。
半导体先进封装技术是针对芯片的高密度、高性能、多功能、多芯片封装以及三维封装技术。
它已成为半导体工业中最具前景和应用价值的发展方向之一。
二、发展历程上世纪60年代，半导体芯片封装用的是双面线性封装（DIP）技术，随后发展为表面安装技术（SMT）。
到了21世纪初，半导体封装技术已经进入了六面体、四面体、三面体、2.5D、3D等多种复杂封装形式的时代，先进封装技术呈现出快速发展的趋势。
例如球形BGA （Ball Grid Array）、LGA（Land Grid Array）与CSP（Chip Scale Packaging）等，显示出线宽线距逐渐减小，芯片尺寸逐渐缩小以及集成度越来越高等特点。
三、技术特点1.尺寸小半导体先进封装技术封装的芯片尺寸比较小，能够在有限空间内实现高度复杂的电路功能，同时满足小型化和超大规模集成（ULSI）的发展趋势。
2.多芯片封装可以将多个芯片封装在一个芯片包裹里，可以大幅度减小封装尺寸，降低系统成本，提高系统性能和可靠性。
3.高密度高密度集成度意味着处理器芯片可以在一个很小的封装中实现超高性能，将更多的晶体管集成在芯片上，最终提高片上系统的性能。
4.三维封装技术三维封装是指在小空间中增加第三个方向的封装技术，采用多个芯片的Stacking，可以在有限的空间内增大电路，实现更高的功能。
以上就是半导体先进封装技术的相关信息。
可以看出，该技术的日益成熟和发展，正在推动半导体芯片的应用领域有了更多的可能性。
电子元器件封装技术发展趋势
ｐ ｃ ｇｎ ｐ ｓｐｌｙ ｔ ｅｍ ｏ ｔｉ ａ ｋａ ｉｇｔ ｅ ａ ｈ ｓ ｍｐｏ ｎ ｏ ｅｉ ｓ ｉ ｇｔ ｅｅｅ ｔｏ ｉ ｅ ｉｅ ｏｍ ｏ ｅｅ ｃ ｌ ｎ ｅ ｆ ｒ ａ ｃ ， ｙ ￣ａ ｔ ｌ ｐｕ ｈ ｎ ｈ ｌｃｒ ｎ ｃｄ ｖｃ ｓｔ ｒ ｘ ｅｌ ｔ ｒｏ ｍ ｎ ｅ ｒ ｎ ｅ ｐ ｌｗ ｅ ｏ ｅ ｎ ｗｅ ｏ ｔ Ｗ ＣＳ ａ ｄ ｌ ａ ｇ ｆａ ｐ ｉａｉｎ ｎｗ ｈｃ ａ ｓｖ ｏ ｏ ｒｐ ｗ ｒａ ｄ ｌ ｏ ｒｃ ｓ． Ｐ ｈ ｓａｗｉ ｅｙｒ ｎ ｅｏ ｐ ｌ ｔ ，ｉ ｉｈｐ ｓｉ ｅｃ ｍｐｏ ｅ ｔ， ｉｃｅｅ ｃ ｏ ｎ ｎｓ ｄ ｓ ｒｔ ｄ ｖｃ ｓ ＲＦ ａ ｄ ｓｏ ａ ｅ ａ ｅａｈｇ ｃ ｌ ｍ ｏ ｇｔ ｅａｌ ｏ ｐ ｎｅ ｔ ． Ｉ ｓｉ ｔｇ ａｅ ＥＭ Ｓ ｄ ｖｃ ， ｏ ｃ ｅ ｉｅ ， ｎ ｔ ｒ ｇ ｓｈ ｖ ｉｈ ｓａｅａ ｎ ｈ ｌ ｃ ｍ ｏ ｎ ｓ Ｓ Ｐｈａ ｎｅ ｒｔｄＭ ｅ ｉｅ ｌｇｉ
第１ 第 ６期 ０卷
黄 庆 红 ： 电子 元 器 件 封 装 技 术发 展趋 势
这意味着发展到 ６ ｎ ５ ｍ、４ ｎ ５ ｍ、３ ｎ ２ ｍ的技术节点时 ，
器件 与其他 芯片 的叠层提 供解 决方 案。 关键 词 ：晶圆级封 装 ；多芯片封 装 ；系统封 装 ；三 维 叠层封 装
中图分类号 ： Ｎ３ ５ ４ Ｔ ０． ９
文献标识码 ： Ａ
文章编号 ：１ ８－００（ ０ ０） ６０ ０ ・４ ６ １１７ ２ １ ０ —０ ８０
Ｅｍ ｅ ｇｎｇＴｒ ｎ ｃ ｇ ｎ ｆＥｌ ｃ ｒ ｎ ｃＤｅ ｉ ｅ ｒ ｉ ｅ ｄｓｉ Ｐａ ｋａ ｉ ｇ ｏ ｅ ｔ ｏ ｉ ｖ ｃ ｓ ｎ
晶圆级扇出型封装工艺详解
扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计，提高I/O接点数量。
采用RDL工艺让芯片可以使用的布线区域增加，充分利用到芯片的有效面积，达到降低成本的目的。
扇出型封装技术完成芯片锡球连接后，不需要使用封装载板便可直接焊接在印刷线路板上，这样可以缩短信号传输距离，提高电学性能。
扇出型晶圆级封装技术的优势在于能够利用高密度布线制造工艺，形成功率损耗更低、功能性更强的芯片封装结构，让系统级封装（System in a Package, SiP）和3D芯片封装更愿意采用扇出型晶圆级封装工艺。
第一代FOWLP技术是由德国英飞凌（Infineon）开发的嵌入式晶圆级球栅阵列（Embedded Wafer Level Ball Grid Array, eWLB）技术（见图1），随后出现了台积电（TSMC）的整合式扇出型晶圆级封装（Integrated Fan-Out Package, InFO）技术和飞思卡尔（Freescale）的重分布芯片封装（Redistributed Chip Package, RCP）技术等。
由于其成本相对较低，功能性强大，所以逐步被市场接受，例如苹果公司（Apple）已经在A12处理器采用扇出型封装进行量产。
同时其不仅在无线领域发展迅速，现在也正渗透进汽车和医疗应用，相信未来我们生活中的大部分设备都会采用扇出型晶圆级封装工艺。
图1 英飞凌eWLB工艺技术示例图传统的封装技术如倒装封装、引线键合等，其信号互连线的形式包括引线、通孔、锡球等复杂的互连结构。
这些复杂的互连结构会影响芯片信号传输的性能。
在扇出型封装中（见图2），根据重布线的工序顺序，主要分为先芯片（Chip first）和后芯片（Chip last）两种工艺，根据芯片的放置方式，主要分为面朝上（Face up）和面朝下（Face down）两种工艺，综合上述四种工艺，封装厂根据操作的便利性，综合出以下三种组合工艺，分别是面朝上的先芯片处理（Chip first-face up）、面朝下的先芯片处理（Chip first-face down）和面朝下的后芯片处理（Chip last-face down）。
芯片行业在未来的技术发展趋势和变革方向
随着科技的飞速发展，芯片行业正经历着前所未有的变革。
未来几年，芯片行业的技术发展趋势和变革方向将深刻影响整个科技领域的发展。
本文将探讨芯片行业在未来的技术发展趋势和变革方向。
一、技术发展趋势1.先进制程工艺：随着摩尔定律的延续，芯片制造的制程工艺不断突破物理极限。
未来，更先进的制程工艺将进一步提高芯片的性能、降低功耗，同时带来更小的尺寸和更低的成本。
2.异构集成：异构集成技术将不同工艺、不同材料的芯片集成在一个封装内，实现性能优化和功耗降低。
这种技术将为各种应用场景提供灵活、高效的解决方案。
3.3D集成：3D集成技术通过将多个芯片堆叠在一起，实现更快的传输速度和更低的功耗。
这种技术将为高性能计算、人工智能等领域提供强大的支持。
4.柔性电子：柔性电子技术使得芯片可以弯曲、折叠，适应各种不规则表面。
这种技术将广泛应用于可穿戴设备、智能家居等领域，为人们的生活带来更多便利。
5.人工智能芯片：人工智能技术的快速发展对芯片提出了更高的要求。
未来，更高效、更智能的AI芯片将成为行业发展的热点。
二、变革方向1.封装革命：随着制程工艺的进步，芯片封装的重要性日益凸显。
未来，封装技术将发生深刻变革，从传统的芯片级封装向系统级封装、晶圆级封装发展。
这种变革将进一步提高芯片的性能、降低成本，并适应各种新兴应用的需求。
2.智能制造：智能制造是未来芯片制造的重要方向。
通过引入自动化、智能化技术，提高生产效率、降低能耗和减少人力成本。
智能制造将为芯片行业带来巨大的变革，推动整个产业链的升级。
3.开放创新：未来，芯片行业将更加注重开放创新，打破传统封闭式创新的局限。
通过与学术界、产业界的合作，共享技术资源、加速技术研发和应用。
这种开放创新的模式将促进整个行业的创新力和竞争力提升。
4.可持续发展：随着全球对环保问题的日益重视，可持续发展成为芯片行业的必然趋势。
厂商将更加注重环保材料的使用、能效比的优化以及废弃物的回收利用，推动整个行业的绿色发展。
晶圆级封装Bump制造工艺关键点解析
1.引言射频前端（RFFE，Radio Frequency Front-End）模组国内外手机终端中广泛应用。
它将功率放大器（PA，Power Amplifier）、开关（Switch）、低噪声放大器LNA（Low Noise Amplifier）、滤波器（Filter）、无源器件等集成为一个模组，从而提高性能，并减小封装体积。
然而，受限于国外专利以及设计水平等因素，国产滤波器的份额相当低。
在模块集成化的趋势下，国内射频巨头在布局和生产滤波器。
声学滤波器可分为声表面滤波器和体声波滤波器，其中声表面滤波器可根据适用的频率细分为SAW、TC-SAW和IHP-SAW。
体声波滤波器适用于较高的频段，可细分为BAW、FBAR、XBAR等。
无论是SAW（Surface Acoustic Wave filter）还是BAW（Bulk Acoustic Wave Filter），均是在晶圆级封测后以倒装芯片的工艺贴装在模组上。
在晶圆级封装工艺中，Bump制造是相当重要的一道工序，因此本文将浅谈滤波器晶圆级封装（Wafer Level package）中Bump制造的关键点。
2.SAW现状当前业内常见的几种SAW filter Wafer Bumping工艺如下：1）、通过打线工艺在晶圆的UBM（Under Bump Metal）上植金球。
2）、通过钢网印刷工艺在UBM上印刷锡膏，再经过回流焊成球。
3）、先在晶圆的UBM上印刷助焊剂，将锡球放到UBM上，再经过回流焊完成植球。
3.植球工艺本文重点介绍第二种工艺。
通过对印刷锡膏方案的剖析发现，在Bumping工艺中Bump的高度和共面度（同一颗芯片上Bump高度最大值最小值之差，差值越低越好）是最重要的关键指标（如图1.1、图1.2）。
下面从钢网的工艺和设计、锡膏的特性等方面进行分析。
4.钢网印刷钢网印刷的目的是使锡膏材料通过特定的图案孔沉积到正确的位置上。
首先，将锡膏放到钢网上，再用刮刀使其通过钢网开孔沉积到焊盘上。
晶圆级玻璃工艺
晶圆级玻璃工艺晶圆级玻璃工艺是一种在半导体制造过程中使用的重要工艺，其主要应用于晶圆的加工和封装过程中。
晶圆级玻璃工艺的发展和应用推动了半导体行业的进步和创新。
晶圆级玻璃是一种高纯度、高温稳定性和低热膨胀系数的特殊玻璃材料。
它具有优异的化学稳定性和机械强度，能够承受高温和高压的工艺条件。
在半导体制造过程中，晶圆级玻璃主要用于保护晶圆，提供良好的绝缘和密封性能，同时还能够实现光学和电学功能的集成。
晶圆级玻璃工艺的主要步骤包括：玻璃基板制备、玻璃基板清洗、玻璃基板涂覆、热处理、光刻、蚀刻、金属化、封装等。
首先，玻璃基板制备是整个工艺的基础。
通常采用浮法、拉伸法或离心法等工艺制备出薄而平整的玻璃基板。
然后，对玻璃基板进行清洗，以去除表面的杂质和污染物，保证后续工艺的顺利进行。
接下来，玻璃基板涂覆是实现功能集成的关键步骤。
通过溶液法或薄膜沉积技术，在玻璃基板表面形成一层薄膜。
这种薄膜可以实现光学、电学和机械性能的调控，为后续工艺提供良好的基础。
然后，将涂覆的玻璃基板进行热处理，使薄膜与基板紧密结合，提高膜层的稳定性和附着力。
在光刻和蚀刻过程中，使用光刻胶和光刻机对玻璃基板进行图案的制作和转移。
光刻胶是一种特殊的光敏材料，它在紫外光的作用下可以发生化学反应，形成图案。
然后，通过蚀刻技术将光刻胶未覆盖的区域进行腐蚀，形成所需的结构和孔洞。
接下来，通过金属化工艺，在玻璃基板表面形成金属线路和电极，实现电子器件的连接和功能扩展。
金属化工艺通常包括金属薄膜沉积、光刻、蚀刻和退火等步骤。
最后，将完成的晶圆级玻璃封装在适当的封装材料中，实现对晶圆的保护和封装。
晶圆级玻璃工艺的发展和应用为半导体行业带来了许多优势。
首先，晶圆级玻璃具有良好的化学稳定性和机械强度，可以有效保护晶圆免受外界环境的影响。
其次，晶圆级玻璃具有优异的光学性能，可以实现光学功能的集成，提高器件的性能和效率。
此外，晶圆级玻璃还具有良好的绝缘和密封性能，可以保证器件的可靠性和稳定性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶圆级封装技术的发展现状
2016-04-18 12:36来源：内江洛伯尔材料科技有限公司作者：研发部
晶圆级封装
随着IC芯片技术的发展，芯片封装技术也不断达到新的水平，目前已可在单芯
片上实现系统的集成。
在众多的新型封装技术中，晶圆级封装技术最具创新性、最受世人瞩目，是封
装技术取得革命性突破的标志。晶圆级封装技术的构思是在整片晶圆上进行CSP封
装技术的制造，也就是在晶圆级基本完成了大部分的封装工作。因此，晶圆级封装
结构，则可省略覆晶技术点胶的步骤，目前可采用弹性体或是类弹性体来抵消应力，
而这些弹性体的制程，可在整片晶圆上完成，因此省去了对一个个组件分别点胶的
复杂制程。方形晶圆封装技术的设计理念，首先为增加组件与底材之间的距离，亦
即选用更大的锡铅焊料球实现导电性，现有的晶圆级封装技术，采用重新布局技术
来加大锡铅焊料球的间距，以达到加大锡铅焊料球体积的需求，进而降低并承受由
基板与组件之间热膨胀差异而产生的应力，提高组件的可靠性。
晶圆级封装和晶圆级芯片尺寸封装（WLCSP）是同一概念，它是芯片尺寸封装
的一个突破性进展，表示的是一类电路封装完成后仍以晶圆形式存在的封装，其流
行的主要原因是它可将封装尺寸减小到和IC芯片一样大小以及其加工的成本低，晶
圆级封装目前正以惊人的速度增长，其平均年增长率（CAGR）可达210%，推动这种
增长的器件主要是集成电路、无源组件、高性能存储器和较少引脚数的器件。
目前有5种成熟的工艺技术可用于晶圆凸点，每种技术各有利弊。其中金线
柱焊接凸点和电解或化学镀金焊接凸点主要用于引脚数较少的封装（一般少于40），
应用领域包括玻璃覆晶封装（COG）、软膜覆晶封装（COF）和RF模块。由于这类技
术材料成本高、工序时间长，因此不适合I/O引脚多的封装件。另一种技术是先置
放焊料球，再对预成形的焊料球进行回流焊接，这种技术适用于引脚数多达300的
封装件。目前用得最多的两种晶圆凸点工艺是电解或化学电镀焊料，以及使用高精
度压印平台的焊膏印刷。
印刷焊膏的优点之一是设备投资少，这使很多晶圆凸点加工制造厂家都能进
入该市场，为半导体制造厂家服务。随着WLP逐渐为商业市场所接受，全新的晶圆
凸点专业加工服务需求持续迅速增长。的确，大多数晶圆凸点加工厂都以印刷功能
为首要条件，并提供一项或多项其它技术。业界许多人士都认为焊膏印刷技术将主
导多数晶圆凸点的应用。
最近几年，将四种不同类型的CSP确定为区别新涌现出的封装方法的商业化
途径：作为小型化的BGA的刚性和柔性互连、引线框架基和晶圆级封装。由于经济
方面的考虑推动着封装技术向着晶圆级封装（WLP）的方向发展，以便在布局定位之
前，使每种芯片的封装定形，并确定测试方法。向300mm晶圆尺寸过渡推动着越来
越多的晶圆级封装程序的定形方法的出台。WLP对于低针脚数无源组件、EEPROM、
闪存、DRAM、ASIC和微处理机已是一种经济的方法。用于互连的面数组对于IC的
I/O间距与印制电路板（PCB）的布线密度匹配也是很有必要的，这对于将用于微电
子系统的不同组件或模块组合到一起是很必要的。因此，10年前开发出的重新布局
技术对于WLP来说是一种最基本的工艺步骤。
目前的大容量WLP与Phoenix, Arizona和Unitive（自1999年在台湾）（开
始从MCNC分离出来，现在属于Amkor的一部分）的FCI（前者倒装芯片技术）的技
术类似。他们的商标名为UltraCSP（FCI）和Xtreme（Unitive/Amkor）的这种技术
制定了标准，现在WLP每星期的出货量达百万件。
WLP是在市场不断地追求小型化的压力下，倒装芯片技术与SMT和BGA结合
的产物。业内对于晶圆级封装理念的命名还不明确，定义上有些混乱。关键是在组
装前是否需要对器件进行进一步的封装。如果不需要的话，就应将这种技术定义为
晶圆级封装。对于多数高I/O微处理机和ASIC来说，在实施最后表面组装焊接前，
芯片是装在互连载体上的，这样的话，就不是晶圆级封装了。缩略语FCIP（封装内
倒装芯片，Flip Chip in Package）应用于这些方法中。
用于CSP的所有晶圆级方法的独特性能是在封装内没有采用（圆片级）键合
技术。其是集BGA/CSP、倒装芯片和晶圆处理的经济性优点于一体，使其成为一种
低成本的封装方法。
新的和改良的微电子系统要求更加复杂的器件，由于板上的子系统布线方面
的因素，这类器件会限制性能。堆栈的各塑料封装不仅有成本高的缺点，而且不能
够为实现缩小整体封装尺寸和像电阻、电容、电感和滤波器这样的无源组件的集成
提供有效的方法。3D系统集成提供了一种可以克服这些缺点的技术。
采用倒装芯片进行垂直集成要求有一个重新布局轨迹的基体芯片，使其与二
个芯片的I/O布局匹配。这样，就能够使倒装芯片的性能优点与集成到重新布局层
中的无源组件的选择相结合。图2所示是在重新布局的IC焊盘的第二个硅芯片上装
有倒装芯片的微控制器的堆栈式FC-WLP。从基体芯片到WLCSP基板的互连是使用线
焊的方法完成的。
在这种方法中，晶圆级上的功能基体芯片被用作第二个芯片的倒装芯片键合
的有源基板。使用共晶或无铅焊料球实现电子和机械互连，其方法是采用电镀技术
沉积无铅焊料。将基体芯片重新布局在可焊的UBM的面数组。重新布局是由电镀铜
轨迹达到低电氘率。