60进制计数器设计

由200HZ，5V电源供给。作高位芯片与作低芯片位之间级

联。

4)两个芯片间的级联。

2.六十进制计数器设计描述

2.1设计的思路

1)芯片介绍：74LS192 为加减可逆十进制计数器，CPU端

是加计数器时钟信号，CPD是减计数时钟信号RD=1 时

无论时钟脉冲状态如何，直接完成清零功能。RD=0，LD=0

时，无论时钟脉冲状态如何，输入信号将立即被送入计

数器的输出端，完成预置数功能。

2)十进制可逆计数器74LS192引脚图管脚及功能表

3)74LS192是同步十进制可逆计数器，它具有双时钟输入，

并具有清除和置数等功能，其引脚排列及逻辑符号如下

所示：

图5-4 74LS192的引脚排列及逻辑符号

（a）引脚排列 (b) 逻辑符号

2.2设计的实现

1)两芯片之间级联；把作高位芯片的进位端与下一级up端

连接这是由两片74LS192连接而成的60进制计数器，低

位是连接成为一个十进制计数器，它的clk端接的是低

位的进位脉冲。高位接成了六进制计数器。当输出端为

0101 的时候在下个时钟的上升沿把数据置数成0000 这

样就形成了进制计数器，连个级联就成为了60进制计数

器，分别可以作为秒和分记时。

2)方案的实现：

使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，

计数器初值为00，按递增方式计数，增到59时，再自动返回到

00。此电路可以作为简易数字时钟的分钟显示。下图为60进制计

数器的总体框图。