基于FPGA的高精度数字移相低频正弦波发生器设计
数字移相信号发生器研究与设计
科技信｜ ｌ １
０计算机 与信息拉术 ０
Ｓ Ｉ Ｎ Ｅ ＩＦ Ｒ ＣＥ Ｃ Ｎ Ｏ ＭＡＴＯ ＩＮ
２０ ０６年
第８ 期
数字移相信号发生器研究与设计
李 霖
（ 汉第 二船 舶设 计研 究所 湖北 武
武汉
４ ００ ） ３ ０ ０
，
摘 要 ： 字移 相 信 号 发 生 器 目前 已经 被 广 泛 用 于 船 舶 、 空 、 测 等 各 行 各 业 。 文首 先 介 绍 了数 字 移相 技 术 然 后 介 绍 了数 字移 相 发 生 器 数 航 检 本 设 计 中的 关键 技 术— — Ｆ ＧＡ 技 术 。 最后 设 计 了一 个数 字 移 相信 号发 生 器 的 各 个 功 能模 块 。 Ｐ 关键 词 ： 字信 号 ； 相 ； 计 数 移 设
数 字 移 相 技 术 概 述 所 谓移相是指两路 同频 的信号 。 以其 中的一路为参 考 ， 另一路 相 对于该参考作超前或滞后的移动 。 即称为是 相位的移动 。两路信号 的 相位 不同 。 便存在相位差 。 简称 相差 。若 我们 将一个信号 周期看作 是 ３ ０ 。 相 差 的 范 围 就在 ０— ６ ６ 则 ３ ０。 要实现移相 ． 通常有两个 途径 ： 是直接对模拟信号进行移相 ， 如阻容 移相 。 变压器移相等 ． 早期 的移相通常采用这种方式 。 采用这种方式制造 的移相器有许 多不足之 处 ， 输出波形受 输人波形 的影 响 。 如： 移相操作 不方便 ． 相角度随所 移 接负载 和时问等因隶的影 响而产生 漂移等． 此不 予讨论 。另一个是 在 随电子技术 的发展 。特别是单 片机技术 的发展而兴起 的数字移相技 术 。 目前移相技术的潮 流。 是 数字移相技术 的核心 是： 先将模 拟信号或 移相角数字化 ， 经移相后再还原成模拟信号 。 数 字 移 相 主要 有 两种 形 式 ：
高精度实时相位检测电路的FPGA设计
（ 湖北经济学院法商学院 电子工程系 摘 要 武汉 ４ ３ ０ ２ ０ ５ ）
根据 Ｊ Ｋ触发器的鉴相特性 ， 论文提出了 Ｏ 。 ～３ ６ Ｏ 。 数字相位检测电路的设计 和测试方案 。采用 Ｖｅ ｒ ｉ ｌ ｏ ｇ ＨＤＬ完成了电路设计 ，
在Ａ ｌ ｔ ｅ ｒ ａ 公司的 Ｑ ｕ ａ ｒ ｔ ｕ ｓ ｌ ｌ 软件平 台上完成 了仿 真， 在Ｆ Ｐ Ｇ Ａ上实现 了硬件测试 ， 为后续 的工程应用研究提供 了重要 的参考 。 关键词 相位检测 ； Ｆ Ｐ Ｇ Ａ； 实时 ； 高精度
总第 ２ ８ ８ 期
计算机与数字工程
Ｃ ｏ ｍｐ ｕ ｔ ｅ ｒ＆ Ｄｉ ｇ ｉ ｔ ａ ｌ Ｅ ｎ ｇ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｇ
Ｖｏ １ ． ４ １ Ｎｏ ． １ ０
１６ ９ ５
２ ０ １ ３ 年第 １ ０期
高 精 度 实 时相 位 检 测 电路 的 Ｆ Ｐ ＧＡ 设计
Ｊ Ｋ触发器 的 Ｊ 输入 端 ， ｕ ｒ ２为 与 ｕ ｒ ｌ同频 不 同相位 的信 号 接Ｊ Ｋ触发器 的 Ｋ输入端 ， Ｊ Ｉ （ ＿ Ｑ为 Ｊ Ｋ触 发器 的输 出 ， 即相
位差信号 。
２ 相 位 测 量 电路 的 工作 原 理
相位测量 电路 如图 １ 所示 ， 它 由信息预处 理电路 、 相位
相位检测电路中的鉴相器为边沿触发的 Ｊ Ｒ触发器 ， 出
现在 Ｊ 输入 端 的正沿触发使 触发 器输 出为高 ， Ｋ输入 端 的 正沿触 发使 触发 器输 出为低 。鉴相 器输 出 Ｑ在 Ｏ 。 ～３ ６ Ｏ 。 范 围内与输入信 号的相 位差 保持线 性 比例变化 ， 其 鉴相 特性 为图 ２ 所示 的锯齿波形 ， 其 中Ｑ 为鉴相 器输 出的平 均值 ， Ｋ 为鉴相器 的增 益 ， 为相位 差 。图 Ｉ中 ｕ ｒ ｌ为方 波信 号 接
基于FPGA的函数信号发生器设计
第14期2018年5月No.14May ，2018王译平（上海东湖机械厂，上海200439）引言FPGA 的全称为Field Programmable Gate Array ，即现场可编程门阵列，内部主要由逻辑阵列块LAB 、嵌入式存储器块、I/O 单元和PLL 等模块组成，在各个模块之间存在着丰富的互连线和时钟网络。
通过利用超高速集成电路硬件描述语言（Very-High-Speed Integrated Circuit Hardware Description Language ，VHDL ）编程，在对应的硬件综合平台上对其进行综合，把抽象的软件代码翻译成原理图，再进行相应的配置，使FPGA 实现预想的功能［1］。
直接数字式频率合成器（Direct Digital Synthesizer ，DDS ）是将波形数据采样数据连续地存储在波形存储器只读存储器镜像（Read Only Memory image ，ROM ）内，结合外围控制电路，将既定的波形数据在输出端口以数字信号形式发出，利用D/A 转换器转换成模拟信号，再通过低通滤波器平滑后输出精确的所需的波形。
DDS 更区别于传统的生成波形的数字方法，具有频率可快速切换、相位连续等特点［2］。
其工作流程如图1所示。
1DDS 的基本原理DDS 是一种数字化的频率合成技术，其结构主要由相位累加器、波形存储ROM 、D/A 转换器和低通滤波器等四大结构组成，如图2所示。
作者简介：王译平（1984—），男，上海人，工程师，学士；研究方向：装备维修。
江苏科技信息Jiangsu Science &Technology Information基于FPGA 的函数信号发生器设计摘要：函数信号发生器在测量、控制等领域应用十分广泛，是各种测试过程中不可缺少的工具。
文章以FPGA 为核心，使用VHDL 语言，采用DDS 技术实现函数信号发生器。
关键词：函数信号发生器；FPGA ；VHDL ；DDS 中图分类号：O1文献标识码：A图1直接数字频率合成方式的任意波形发生器图2DDS 结构原理--411.1相位累加器相位累加器是DDS模块最重要的组成部分，由一个N位的加法器和一个N位寄存器组成。
基于FPGA的双模前置小数分频器的设计 毕业设计
基于FPGA的双模前置小数分频器的设计时间：2010-11-12 10:28:13 来源：作者：频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。
分频器是集成电路中最基础也是最常用的电路。
整数分频器的实现比较简单，可采用标准的计数器或可编程逻辑器件设计实现。
但在某些场合下，时钟源与所需的频率不成整数倍关系，此时可采用小数分频器进行分频。
本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。
随着超大规模集成电路的发展，利用FPGA小数分频合成技术解决了单环数字频率合成器中高鉴相频率与小频间隔之间的矛盾。
1 双模前置小数分频原理小数分频器的实现方法很多，但其基本原理一样，即在若干个分频周期中采取某种方法使某几个周期多计或少计一个数，从而在整个计数周期的总体平均意义上获得一个小数分频比，设要进行分频比为K的小数分频，K可表示为：式中：n,N,X均为正整数；n为到X的位数，即K有n位小数。
另一方面，分频比又可以写成：式中：M为分频器输入脉冲数；P为输出脉冲数。
令P=10n，则：以上是小数分频器的一种实现方法，即在进行10n次N分频时，设法多输入X个脉冲。
2 电路组成每个周期分频N+10-n.X，其电路双模前置小数分频器电路由÷N/N+1双模分频器、控制计数器和控制逻辑3部分组成。
当a点电平为1时，进行÷N分频；当a点电平为0时进行÷N+1分频。
适当设计控制逻辑，使在10n个分频周期中分频器有X次进行÷N+1分频，这样，当从fo输出10n个脉冲时，在fi处输入了X.(N+1)+(10n-X).N个脉冲，也就是10n.N+X个脉冲，其原理如图1所示。
3 小数分频器的Verilog-HDL设计现通过设计一个分频系数为8.7的分频器来给出使用VerilogHDL语言设计数字逻辑电路的一般设计方法。
毕业设计169邵阳学院基于模拟电路的波形发生器设计
前言波形发生器是一种常用的信号源，广泛用于科学研究、生产实践和教学实践等领域。
如设计和测试、汽车制造、生物医药、传感器仿真、制造模型等。
传统的信号发生器采用模拟电子技术，由分立元件构成振荡电路和整形电路，产生各种波形。
它在电子信息、通信、工业等领域曾发挥了很大的作用。
但是采用这种技术的波形发生器电路结构复杂、体积庞大、稳定度和准确度较差，而且仅能产生正弦波、方波、三角波等几种简单波形，难以产生较为复杂的波形信号。
随着微处理器性能的提高，出现了由微处理器、D/A以及相关硬件、软件构成的波形发生器。
它扩展了波形发生器的功能，产生的波形也比以往复杂。
实质上它采用了软件控制，利用微处理器控制D/A,就可以得到各种简单波形。
但由于微处理器的速度限制，这种方式的波形发生器分辨率较低，频率切换速度较慢。
从2007年2月到2007年4月，在系统研究国内外波形发生器的基础上提出了基于Matlab和FPGA技术的波形发生器，在FPGA内开辟高速存储器ROM做查询表，通过Matlab获得波形数据存入ROM中，波形数据不断地，有序地从ROM 中送到高速D/A转换器对存储器的波形数据进行转换。
因此只要改变FPGA中查找表数据就可以产生任意波形，因此该研究方法可以产生任意波形。
随着我国四个现代化和经济发展，我国在科技和生产各领域都取得了飞速的发展和进步，同时这也对相应的测试仪器和测试手段提出了更高的要求，而波形发生器已成为测试仪器中至关重要的一类，因此在国内发展波形发生器具有重大意义和实际价值。
例如，它能模拟编码雷达信号、潜水艇特征信号、磁盘数据信号、机械振动瞬变过程、电视信号以及神经脉冲之类的波形，也能重演由数字示波器捕获的波形等。
在本次设计中，我通过Matlab获取了波形数据，在FPGA中开辟了ROM区域，在MaxplusⅡ开发平台上，实现了电路的VHDL硬件描述和仿真，电路功能在EDA平台上得到了验证，但由于我的能力和水平有限，论文中肯定会有不妥之处和错误，恳请老师和同学提出批评和改进意见，在此表示由衷的感谢。
基于FPGA的PSK调制系统实验报告
实验题目基于FPGA的PSK调制系统专业班级：____________学生：__________指导教师：__________设计时间：基于FPGA的PSK调制系统一、实验目的1.掌握利用原理图输入法设计电路的方法，掌握Quartusll的层次化设计方法。
通过PSK调制系统的设计，熟悉用EDA软件进行电路设计的详细流程，以及在硬件上的应用。
2.掌握绝对码、相对码的概念以及它们之间的变换关系和变换方法。
3.掌握用键控法产生2PSK信号的方法。
4.掌握相对码波形与2PSK信号波形之间的关系、绝对码波形与2DPSK信号波形之间的关系。
二、实验要求利用实验板具有模拟信号处理的功能，设计一个移相键控信号发生器。
要求利用板上的8位DIP开关设置基带信(8bit )。
板上的DAC送出己调信号(正弦波)，对8bit基带信号循环调制。
要有用于观察的同步脉冲输出。
传输速率1200bps。
为简单起见，载波频率也是1200Hz, 为简单起见，已调信号的相位和基带信的夫系柬用绝对调相方式。
即基带信号为I，己调信号的相位相对于参考相位改变180度。
基带信号为0,已调信号的相位与参考相位相同。
三、实验容1、PSK调制原理相移键控(Phase Shift Keying ，PSK)，它是受键控的载波相位按数字基带脉冲的规律而改变的一种数字调制方式。
这种以载波的不同相位直接表示相应数字信息的相位键控，通常被称为绝对移相方式。
当基带信号为二进制数字脉冲序列时，所得到的相位键控信号为二进制相位键控，即2PSK它的表达式为t) ] (2)式中，© (t)由数字信息“ 0”“ 1”控制。
在绝对移相中，因为© (t)选用的参考相位基准就是未调制的载波，所以© (t)就是载波的绝对值。
一般说来，数字信息为“ T时，© (t)=0，数字信息为“ 0”时，© (t)= n。
即卩f数宇信怠为0 W 10,数字信息为I 如图所示基带信呂10 0a nh »1:1:1a vO' 01t t i ■i il41411dl■i: 1I I2、系统总体设计系统的结构框图3、系统详细设计1分频器设计根据题目中载波频率小于30kHZ勺要求，生成载波信号的正弦信号发生器选择16位累加器，则其需要的时钟在30kHZ^上即可。
基于FPGA的数字正交混频变换算法的实现,数字正交,实时处理.
基于FPGA的数字正交混频变换算法的实现，数字正交，实时处理，多相滤波，FPGA0引言传统的正交下变频是通过对模拟I、Q输出直接采样数字化来实现的，由于I、Q两路模拟乘法器、低通模拟器本身的不一致性、不稳定性，使I、Q通道很难达到一致，并且零漂比较大，长期稳定性不好，不能满足高性能电子战设备的要求。
为此，人们提出了对中频信号直接采样，经过混频来实现正交数字下变频的方案，这种下变频的方法可以实现很高精度的正交混频，能满足高镜频抑制的要求。
采用可编程器件FPGA对该算法流程进行实现，能满足0 引言传统的正交下变频是通过对模拟I、Q输出直接采样数字化来实现的，由于I、Q两路模拟乘法器、低通模拟器本身的不一致性、不稳定性，使I、Q通道很难达到一致，并且零漂比较大，长期稳定性不好，不能满足高性能电子战设备的要求。
为此，人们提出了对中频信号直接采样，经过混频来实现正交数字下变频的方案，这种下变频的方法可以实现很高精度的正交混频，能满足高镜频抑制的要求。
采用可编程器件FPGA对该算法流程进行实现，能满足在高采样率下的信号时实处理要求，在电子战领域中有着重要的意义。
1 数字正交混频变换原理所谓数字正交混频变换实际上就是先对模拟信号x(t)通过A／D采样数宁化后形成数字化序列x(n)，然后与2个正交本振序列cos(ω0n)和sin(ω0n)相乘，再通过数字低通滤波来实现，如图1所示。
为了能够详细地阐述该算法的FPGA实现流程，本文将用一个具体的设计实例，给出2种不同的实现方法(不同的FPGA内部模块结构)，比较其优劣，最后给出结论。
该设计是对输入信号为中频70 MHz，带宽20 MHz的线性调频信号做数字正交混频变换，本振频率为70 MHz(即图1中的2个本振序列分别为cos(2π70Mn)和sin(2π70Mn))，将其中频搬移到0 MHz，分成实部(real)和虚部(imag)2路信号。
然后对该2路信号做低通滤波，最后分别做1／8抽取输出。
基于FPGA的DDS信号发生器的设计——开题报告
毕业设计（论文）材料之二（2）本科毕业设计(论文)开题报告题目：基于FPGA的DDS信号发生器的设计课题类型：设计□√实验研究□论文□学生姓名： XXX学号： 0000000000专业班级： XXXX学院：电气工程学院指导教师： XX开题时间： 201X年X月X日201X年 X月X 日一、毕业设计（论文）内容及研究意义（价值）本问设计基于FPGA的DDS的信号发生器，主要满足一下几个要求：1.通过编程产生正弦波、方波、三角波信号基波；2.有足够宽的频率；3.输出的信号电压能在一定范围内调节；研究意义信号发生器是一种常用的信号源，它是一种为电子测量和计量工作提供信号的设备,信号源作为一种基本电子设备无论是在教学、科研还是在部队技术保障中，都有着广泛的使用。
在测试、研究、调整电子电路及设备时，为测定电路的一些电参量，如测量频率响应、噪声系数，为电压表定度等提供符合所定技术条件的电信号，以模拟在实际工作中使用的待测设备的激励信号。
随着科学技术的发展和测量技术的进步经济的发展，对信号源的要求越来越高，传统的信号发生器大多采用专用芯片或单片机或模拟电路，成本高、控制方式不灵活,已无法满足目前日益发展的数字技术领域科研和教学的需要。
但近几年随着FPGA和DDS 技术的快速发展和广泛应用，它具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻、有效的降低成本等优点。
其在信号发生器上的应用得到了很好的认同，很好的解决了有传统信号发生器带来的一些问题，信号发生器己成为测试仪器中至关重要的一类，因此开基于FPGA的DDS发信号发生器具有重大意义。
二、毕业设计（论文）研究现状和发展趋势（文献综述）信号发生器的国内外现状和应用近几年随着FPGA和DDS技术的快速发展，基于FPGA实现的DDS信号发生器不仅能产生传统函数信号发生器说能产生的波形，还可以产生任意编辑的波形，这是其他频率合成方式所没有的。
基于DSP的正弦信号发生器设计（参考）
正弦信号发生器是信号中最常见的一种，它能输出一个幅度可调、频率可调的正弦信号，在这些信号发生器中，又以低频正弦信号发生器最为常用，在科学研究及生产实践中均有着广泛应用。
引言引言正弦信号发生器是信号中最常见的一种，它能输出一个幅度可调、频率可调的正弦信号，在这些信号发生器中，又以低频正弦信号发生器最为常用，在科学研究及生产实践中均有着广泛应用。
广泛应用。
目前，常用的信号发生器绝大部分是由模拟电路构成的，当这种模拟信号发生器用于低频信号输出往往需要的RC 值很大，这样不但参数准确度难以保证，而且体积大和功耗都很大，而由数字电路构成的低频信号发生器，虽然其低频性能好但体积较大，大，而由数字电路构成的低频信号发生器，虽然其低频性能好但体积较大，价格较贵，价格较贵，价格较贵，而本而本文借助DSP 运算速度高，系统集成度强的优势设计的这种信号发生器，比以前的数字式信号发生器具有速度更快，且实现更加简便。
号发生器具有速度更快，且实现更加简便。
系统原理系统原理一般的采样型SPWM 法分自然采样法和规则采样法，自然采样法是将基准正弦波与一个载波三角波相比较，由两者的交点决定开关模式的方法。
由于自然采样法得到的数学模型需要解超越方程，因而并不适合微控制器进行实时控制，又因为实践检验对称波形比非对称波形在三相电的相电流中引起的谐波失真小，所以我们使用对称规则采样法作为本系统的数学模型。
学模型。
这里说明一下使用TI 公司的DSP 芯片TMS320LF2407（以下简称2407）来产生PWM 信号的原理：由于产生一个PWM 信号需要有一个适合的定时器来重复产生一个与PWM 周期相同的计数周期，并用一个比较寄存器来保持调制值，并用一个比较寄存器来保持调制值，因此，因此，比较寄存器的值应不断与定时寄存器的值相比较，这样，当两个值相匹配时，时寄存器的值相比较，这样，当两个值相匹配时，就会在响应的输出上产生一个转换（从低就会在响应的输出上产生一个转换（从低到高或从高到低），从而产生输出脉冲，输出的开启，从而产生输出脉冲，输出的开启（或关闭）（或关闭）（或关闭）时间与被调制的数值成正比，时间与被调制的数值成正比，因此，改变调制数值，相关引脚上输出的脉冲信号的宽度也将随之改变。
GMSK调制器的FPGA实现
式中，参数ａ与Ｈ幽的３ ｄＢ基带带宽Ｂ有关，郎
８２√面ｉ五ｏ４．了５８８７。‘ｔ
为了方便ＧＭＳＫ的解调．需要对输人数据进行差分预编
码。设输人数据为吐Ｅｆ０，１１。将差分编码之后的双极性不归零数
据ｃｑ通过高斯低通滤渡器．则高斯滤波器的输出为
ｘ（ｆ）；∑呸舯一以）
ｆ３、
式中Ｔｂ为码元周期，且（ｔ）为高斯滤波器的矩形脉冲响应。 把ｘ（１）加于ｖｃｏ（Ｅ控振荡器），经调频后的ＧＭＳＫ信号为 ｓ∞酬（ｆ）＝ｃｏｓ［艘Ｈ触）１＝ＣＯＳ—ｌ（ｔ）ｃｏｓａ，／一ｓｉｎ舯）ｓｉｎ掣 （４） 式中．相位路径
的功率谱厦眼圈．同时能够有效避免两奈支路信号幅度厦正变栽涟相住失衡。
关键词：ＧＭＳＫ；数字调制：数字实现；ＦＰＧＡ
中国分类号：ＴＮ４３１．２
文献标识码．Ａ 、
Ａｂｓｔ聃ｃｂＧＭＳＫ ｉｓ ８ ｓｐｅｃｔｒｕｍ—ｅｆｆｉｃｉｅｎｔ ｍｏｄｕｌａｔｉｏｎ Ｂｉｇｎａｌ ｕｓｅｄ ｗｉｄｅｌｙ ｉｎ ｔｈｅ ＦＨ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ． Ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｔｈｅ ｄｅｓｉｇｎ
＠嘲＿邮局订阗号８２－９４６ ３６０元／．＃－·１６９—
ＰＬＤ ＣＰＬＤ ＦＰＧＡ应用
中文核心期刊‘微计算机信患）（嵌入式与ＳＯＣ）２００７年第２３卷第１０－２期
的传递函数应具有盎好的平滑性能和快速响应能力，这增加了 实现的复杂程度．因而实际应用有一定局限。
Ｍｏｄｅｌｓｉｍ ５．８ｂ。选取输入码元序列为二进制贝努利序列，码元竟
可知，在计算中（【）后，即可算出ＧＭＳＫ信号。在时刻ｔ．㈣只与输
人数据和９０）有关，而ｇ（Ｉ）只取决于其截短长度．因此叫Ｏ的状态 是有限的，这样由中（ｔ）形成的ｃｏｓ睁（１）】和ｓｉｎ睁（０１也只有有限个