数字电子时钟课程设计完整电路图
数码显示日历时钟电路图
数码显示日历时钟电路图数码显示日历时钟电路图原理图：如图所示为数码显示日历时钟电路。
它能同时显示月、日、时、分、秒和星期，月、日、星期自动转换，每天可定闹2次，有59min 以内的睡眠定时功能。
该日历时钟走时准确，调校方便，夜间看时清楚，制作容易。
工作原理：该电路的核心IC1是一片PMOS大规模集成电路LM8364。
4脚为12/24小时制选择端，高电平为24小时制。
6脚悬空时应从7脚输入60Hz时基信号，接高电平时应从7脚输入50Hz时基信号。
5、8、9、10、11、12、14、16、18脚分别接高电平时，可实现其相应的功能。
当闹或睡眠定时信号到来时，17脚、42脚或15脚输出的是可持续59min的高电平信号，控制VT4，再由VT4控制蜂鸣器。
当然VT4也可控制其他电路(如继电器，收音机)。
2、3、20～41脚可直接驱动LED数码管作显示。
这些引脚除了能输出“时分”信号外，还能输出“月日”和“秒”信号，这些引脚是公用的。
把5脚和10脚同时接高电平，将在“时分”输出端输出电路“月日”；把10脚接高电平5脚接低电平，将在“分”输出端输出“秒”，图中的IC2是一片COMS 十进制计数/分配器集成电路CD4017，就是为IC1的5脚、10脚适时提供高电平的，这样IC1就快速反复地输出月日、时分、秒信号。
IC2还控制着VTl～VT3，使数码管显示某一内容时其他内容不显示。
由于人眼的视觉暂留现象，将观察不到数码管的闪烁，看到的是月日时分秒同时显示。
IC2还起到调校选择的作用。
按下AN1，显示内容将被锁定(随机性的)，显示内容就是当前可调校的内容。
反复按下AN1，可选择需要调校的内容。
IC3是一片CMOS14位二进制串行计数份频和振荡集成电路CD4060，以它为核心构成时基信号发生电路，分别给IC1和IC2提供60Hz和240Hz的时基信号。
该电路决定时钟走时精度，可微调C2，使日误差在0.3s之内。
若要进一步提高走时精度，应稳定IC3的工作电压；或采用其他50Hz或60Hz时基信号发生电路，使用谐振频率更高的晶振。
数电-课程设计-60进制计数器
以下两个仿真结果分别是计数器计数的仿真起点00和仿真终点59，之后计数器会自动恢复原来的00起点继续进行循环计数，并且进位输出灯会在59时发光。
图11 60进制计数器起点00图12 60进制计数器终点59
2、理论分析
本计数器由两个10进制计数器构成60进制计数器的接线图，右边的10进制计数器作为个位，左边的10进制计数器作为十位。输入端全部接地，计数开始循环一周后通过置位法自动进行归00，之后再继续循环计数。
74LS160
2片
极联构成60进制计数器
与门
与非门
非门
74LS21D
74LS00D
74LS04D
各1个
辅助设计构成其他计数器
共阴极显示器
DCD-HEX
2只
显示数字计数
电压源
1个
提供脉冲电压
表二原理图仪器列表
四、测试方案
测试步骤：
1）进入Multisim7界面
图8软件页面
2）右击空白处，选择放置元件，进入元器件选择区，选择要放置的元件，然后单击好。
图13 60进制计数器的接线图
计数器的状态转换图如下
图14计数器显示的状态转换图
基于FPGA的数字电子时钟设计与实现.
课程设计 (论文说明书题目:基于 FPGA 的数字电子时钟设计院 (系 :信息与通信学院专学生姓名:学号:0900240115指导教师:职2012 年 12 月 25 日一、所用设备与器材1.1仪器设备使用仪器设备有 FPGA DE2-70开发板、 PC 机、信号发生器。
图 1 FPGA DE2-70开发板图二.系统方案2.1 设计思想利用数字电子技术、 EDA 设计方法、 FPGA 等技术,设计、仿真并实现一个基于 FPGA 的数字电子时钟基本功能, 其基本组成框图如图 1所示,振荡器采用ALTERA 的 DE2-70实验板的 50MHz 输出,分频器将 50MHz 的方波进行分频进而得到 1Hz 的标准秒脉冲,时、分、秒计时模块分别由二十四进制时计数器、六十进制分计数器和六十进制秒计数器完成,校时模块完成时和分的校正。
扩展功能设计为倒计时功能,从 59分 55秒至 59分 59秒,每秒亮一盏灯报时。
2.1.1课题背景20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力的推动了社会生产力的发展和社会信息化程度的提高, 同时也使现代电子产品性能更进一步, 产品更新换代的节奏也越来越快。
20世纪 80年代末,出现了 FPGA(Field Progrommable Gate Array, CAE 和 CAD 技术的应用更为广泛,它们在 PCB 设计的原理图输入,自动布局布线及 PCB 分析, 以及逻辑设计,逻辑仿真布尔综合和化简等方面担任了重要的角色,为电子设计自动化必须解决的电路建模,标准文档及仿真测试奠定了基础。
硬件描述语言是 EDA 技术的重要组成部分, VHDL 是作为电子设计主流硬件的描述语言。
本论文就是应用 VHDL 语言来实现秒表的电路设计。
VHDL 语言是标准硬件描述语言,它的特点就是能形式化抽样表示电路结构及行为,支持逻辑设计中层次领域的描述,借用了高级语言的精巧结构简化电路描述,具有电路模拟与验证及保证设计的正确性,支持电路由高层向底层的综合变换,便于文档管理,易于理解和设计重用。
数字钟时钟电路图设计课设
一、概述现今，酒店已成为生活中不可缺少的一部分，是很多旅行者休息的场所。
该课程设计是关于简易酒店客房控制器的设计，主要包括四个方面，24小时时钟的设计，客房服务控制，客房照明控制以及简易稳压直流电源的设计。
数字钟实际上是两个60，一个24进制的计数电路。
由于计数的起始时间有时不与标准时间(如北京时间)一致,故需要在电路上加一个校时电路。
稳压电源的设计是将220v 的交流电转换5v 的直流电，既可以给多谐振荡器供电，又可以给照明，客房服务进行控制。
二、方案设计通过对简易酒店客房控制器设计要求的分析，知道设计应分为4部分：24小时时钟设计、稳压直流电源设计、客房服务控制、客房照明控制。
原理方框图如图1所示：图1 简易酒店客房控制器原理方框图1、直流稳压电源变压器将220v 交流电降到12v ，再通过桥式整流电路，实现整流，然后经过电容，实现滤波；最后通过三端稳压器7805，实现稳压输出+5V 电压。
其原理框图如图2所示：图2 直流稳压电源原理框图220v 交流电变压器桥式整流电路低通滤波5 V 稳定电压三端稳压器220V 交流电变压器24小时可控数字时钟客房服务控制客房照明控制5V 直流电源2、24小时可控数字时钟通过分析，可知需要以数字形式显示时、分、秒的时间和校时功能。
要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。
通过对24小时可控数字时钟仔细分析，可知它由二个60进制计数器，一个24小时计数器，6个显示译码器，6个数码管及3个校正电路组成。
由555多谐振荡器发出1HZ 的秒脉冲信号，传给第一个60进制计数器，然后依次传给第二个60进制计数器，24进制计数器，通过译码显示给数码管，从而读出时间。
值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。
24小时可控数字时钟原理框图如图3所示：图3 24小时可控数字时钟原理框图3、客房服务控制通过开关输入信号从而控制“请即清理”，“请勿打扰”。
数字钟标准60HZ时基电路图电路图
数字钟标准60HZ时基电路图电路图
数字钟标准60HZ时基电路如下图所示，CD4060是14位二进制串行计数器/振荡分频器。
振荡器与外接晶体有R1、C1、C2构成30720Hz振荡电路；另一部分为14级分频器。
用前9级分频器，其分频数为512。
振荡器的输出经分频后得到标准的60Hz信号从Q9输出，作为数字钟电路的标准时基信号。
BG1、BG2构成60Hz信号同步开关，在60Hz信号的作用下，BG1、BG2交替导通，BG1集电极和BG2的发射极分别接双阴型显示屏的阴1和阴2脚上，保证了双阴型动态显示屏的正常工作。
这部分电路适用于LM8560、TMS3450等一类数字钟集成电路。
若时基电路用于MM5456等一类数字钟集成电路，由于其配套为双阳极型显示屏，可以把信号同步开关电路改为虚线框内的形式。
若时基电路用于LM8361、MHZ7317等一类的数字集成电路，由于其配套为单阴型显示屏，所以其信号同步开关可以省略。
数电课程设计数字钟的设计
数电课程设计数字钟的设计数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
本科生课程设计题目课程专业班级学号姓名指导教师完成时间数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
目录1设计的目的及任务 (3)1．1课程设计的目的...............................................（3）1．2课程设计的任务与要求 (3)2电路设计总方案及原理框图 (3)2．1数字电子钟基本原理...........................................（3）2．2原理框图.. (4)3.单元电路设计及元件选择 (4)3.1六十进制计数器..................................................(4)3.2二十四进制计数器................................................(5)3.3显示屏..........................................................(6)3 .4校时电路.. (6)3.5报时电路 (7)4电路仿真 (8)4.1Multii................................................... ......(8)4.2数字钟总电路图..................................................(8)4.3仿真电路测试结果 (9)5电路实验结果.............................................(10)6收获与体会. (10)参考文献 (11)数电课程设计。
数字电子钟--数电(带闹钟调节时间和整点报时)
物理与电子工程学院课程设计题目:数字电子钟专业电子信息工程班级12级电信三班学号学生姓名李长炳指导教师张小英张艳完成日期：2013 年7月数字电子钟前言：数字钟是一个将“时”、“分”、“秒’’显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时闹铃等功能。
一、基本原理主体电路1.1 振荡电路晶体振荡器的作用是产生时间标准信号。
我采用由门电路或555定时器构成的多谐振荡器作为时间标准信号源。
本系统中的振荡电路选用555定时器构成的多谐振荡器，见图1。
多谐振荡器的振荡频率可由式估算。
2图11.2 时、分、秒显示电路模块设计①秒的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的555产生的秒脉冲链接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。
如下图所示图2注意：两个CP都是连接到555的输出。
4②分的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的秒产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。
如下图所示图3注意：两个CP都是连接的秒的进位的输出。
③小时的产生采用74LS160产生24进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的分产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。
如下图所示图4注意：两个CP都是连接的秒的进位的输出。
61.3闹钟我设置的闹钟是00:03响的。
会响一分钟，采用与非门和或门组成的电路。
可以得出以下的电路图当达到00:03时就开始响，当不是00:03是就停止了，喇叭一端节地。
仿真图如下所示。
图51.4整点报时整点报时就是当达到了整点的时候就开始响，我设计的是响10秒钟的报时。
单片机数字电子时钟设计
单片机数字电子时钟设计摘要第一章电子时钟的设计 (3)1. 1电子时钟简介 (3)1.2电子时钟的工作原理 (3)第二章硬件设计方案 (4)2. 1硬件电路的设计方案 (4)2. 2硬件电路的原理图 (4)2. 3硬件电路说明 (5)第三章电子时钟的程序设计 (8)3. 1程序流程图 (8)3. 2程序设计 (11)总结15摘要随着现代生活的推进，电子时钟在人们的生活中差不多普及，本课题的要紧内容确实是结合单片机的强大功能，在一块一般的电子时钟集成多种功能，方便人们的日常生活，该功能是通过单片机、8段数码管以及一些简单辅助电路实现的。
由于之前没有独立做过单片机实现多功能电子时钟方面的内容，因此在做设计时总会遇见专门多问题，本次设计是在结合老师的指导及同学的关心下完成的，并通过本人在网上所查的大量资料及单片机设计中常见的电路而构思出来的。
单片运算机即单片微型运算机。
由RAM .ROM,CPU构成，定时, 计数和多种接口于一体的微操纵器。
它体积小，成本低，功能强，广泛应用于智能产业和工业自动化上。
而51系列单片机是各单片机中最为典型和最有代表性的一种。
这次课程设计通过对它的学习，应用，从而达到学习、设计、开发软、硬的能力。
本设计要紧设计了一个基于AT89C51单片机的电子时钟。
并在数码管上显示相应的时刻。
并通过一个操纵键用来实现时刻的调剂和是否进入省电模式的转换。
该方法仿真成效真实、准确，节约了硬件资源。
关键字：单片机、电子时钟、程序第一章电子时钟的设计1.1电子时钟简介电子钟是一种利用数字电路来显示秒、分、时的计时装豊，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装麗等优点，因而得到广泛应用。
随着人们生活环境的不断改善和美化，在许多场合都用到电子时钟。
现在高精度的计时工具大多数都使用了石英晶体振荡器，山于电子钟、石英钟、石英表都采纳了石英技术，因此走时精度高，稳固性好，使用方便，不需要经常调试，数字式电子钟用集成电路讣时时，译码代替机械式传动，用LED显示器代替指针显示进而显示时刻，减小了计时误差，这种表具有时、分、秒显示时刻的功能，还能够进行时和分的校对，片选的灵活性好。
多功能数字电子钟的方案设计书(郑思贺)
数字电子钟的设计一、概述数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由以下几部分组成。
如图1所示多功能数字钟的组成框图。
图1 数字钟的组成框图二、秒脉冲发生器1. 晶体振荡器a：晶体振器构成晶体振荡器电路给数字电子钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
如图2所示晶体振荡电路框图。
图2 晶体振荡电路框图b：晶体振荡器电路原理在电路中，非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL1的频率选为32768Hz。
其中C1的值取5~20 pF，C2为30pF。
C1作为校正电容可以对温度进行补偿，以提高频率准确度和稳定度。
由于电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
2. 分频器电路分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器，为此电路输送一秒脉冲。
3. 秒脉冲发生器原理CD4060的10、11脚之间并接石英晶体和反馈电阻与其内部的反相器组成一个石英晶体振荡器。
电路产生的32768Hz的信号经过内部十四级分频后由3脚（Q14其分频系数为16384）输出脉冲频率为2Hz，再通过一个二分频器分频就得到了1Hz的时钟信号，也就是1S；CD4027为双JK触发器，其内部含有两个独立的JK触发器，其中16脚6脚（2J）5脚（2K）接电源，4脚（R2）7脚（S2）接地，3脚（CP2）输入2Hz脉冲信号，分频后的1Hz脉冲由1脚（Q2）输出。
数字逻辑电路设计课程设计之数字电子钟
课程名称：数字电路逻辑设计课程设计设计项目：数字电子钟学生姓名：同组人：高爽一．设计目的1.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2.进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；3.提高电路布局﹑布线及检查和排除故障的能力；4.培养书写综合实验报告的能力。
二 . 设计要求1.设计一个具有时、分、秒显示的电子钟（23小时59分59秒）；2.应该具有手动校时校分的功能；3.应该具有整点报时功能：从59分51秒起(含59分51秒)，每隔2秒发出一次蜂鸣，连续5次；4.使用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；5.画出框图和逻辑电路图，写出设计、实验总结报告。
三 . 设计原理1.数字电子钟基本原理数字电子钟的逻辑框图如下图所示。
它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
2.数字电子钟单元电路设计时钟脉冲已经由实验箱提供,实验箱提供的是秒脉冲；显示电路已经由实验箱提供。
(1)计数器电路A．秒个位计数器，分个位计数器，时个位计数器均是十进制计数器；B．秒十位计数器，分十位计数器均是六进制计数器；C．时十位计数器为二进制计数器因此，选择74LS90可以实现二-五-十进制异步计数器芯片实现上述计数功能。
时位计数器分位计数器秒位计数器(2)手动校时电路当数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是：在小时校正时不影响分和秒的正常计数；在分钟校正时不影响秒和小时的正常计数。
手动校时电路图(3)整点报时电路整点报时功能：即从59分51秒起(含59分51秒)，每隔2秒发出一次蜂鸣，连续5次。