万兆以太网MAC的流量控制电路设计与实现
以太网控制器设计方案
以太网控制器设计方案以太网控制器是计算机网络中常用的一种网络适配器。
在计算机与网络之间起着桥梁的作用，提供物理层和数据链路层的功能。
以太网控制器设计方案需要考虑到多个方面，如适配器的速度、功能、可靠性等，同时也需要考虑到成本和实际应用。
下面我们将从几个方面介绍一种以太网控制器设计方案。
一、硬件设计：以太网控制器主要由网卡芯片、网卡电路板、光电整流器、集线器等组成。
在硬件设计上，需要考虑到适配器的速度，目前以太网适配器的速率有10Mbps、100Mbps和1Gbps等不同规格。
此外，还需要考虑到适配器的实际应用，如需要在恶劣环境下使用的，需要考虑防水、防尘、防雷等设计。
同时，在适配器距离远离主机的情况下，还需要添加信号放大器或者中继器。
二、软件设计：软件设计主要包括适配器的驱动程序和控制程序。
驱动程序负责将数据从主机传输到适配器，并将适配器接收到的数据传输回主机。
控制程序则负责适配器的操作，如初始化、发送、接收、错误处理等。
在软件设计上，需要考虑到适应不同操作系统的要求。
同时，需要考虑到对于高速数据传输的处理和优化。
三、接口设计：适配器的接口设计非常重要，它决定了适配器与主机之间的通信速度和可靠性。
在接口设计上，需要考虑到信号传输的速率、时序、可靠性和稳定性等。
此外，还需要考虑到接口类型的选择，如PCI、POT、USB等不同的接口类型。
四、错误处理：适配器的错误处理是设计中不可忽视的一个方面。
在适配器操作过程中，可能会出现各种错误，如传输错误、接收错误、缓存错误等。
为了确保网络的正常运行，需要对这些错误进行及时、有效的处理。
在设计中，需要考虑到错误处理的机制和处理过程的优化。
五、成本控制：在以太网控制器设计方案中，成本控制是不可忽视的一个方面。
适配器的成本不仅取决于硬件和软件成本，还取决于适配器的生产和使用成本。
在设计中，需要考虑到成本的可控性，努力达到成本和性能的平衡。
综上所述，以太网控制器设计方案需要从硬件、软件、接口、错误处理、成本等方面考虑。
以太网流量控制
以太网流量控制简述–连载2全双工、半双工、CSMA/CD首先需要清楚，CSMA/CD只是应用于半双工的以太网络中，如果把以太网络比喻成为车道，则半双工以太网可以理解成为一个双向的单车道，全双工以太网可以理解成为双向的双车道。
显然，在单车道上要让车辆双向行驶就必须使用车辆侦听/冲突避让机制（即载波侦听/冲突避让）；而在双车道的道路上，则不需要检测某个方向是否有车辆进入，即全双工以太网络不需要使用CSMA/CD机制。
但这并不是说全双工以太网就不需要使用流量控制机制，一个很重要的原因就是，数据在传输的过程中需要经过大量的交换、路由设备，而交换、路由设备的性能是有限的，同样用道路来比喻的话，把一条道路的两端比喻成数据中心服务器和用户端，虽然道路可以是双车道而且畅通无阻，但是在道路上是有服务区、停车场、加油站等等配套设施的，而规则是车辆必须经过这些配套设施进行补给才能继续前行，而现实是配套设施的服务能力是有限的，此时就算在双车道上也必须要使用到流量控制机制。
在在全双工方式下，流量控制一般遵循IEEE 802.3X标准，是由交换机向信息源发送“pause”帧令其暂停发送。
采用流量控制，使传送和接受节点间数据流量得到控制，可以防止数据包丢失。
802.3x的实现方法是，当交换机的缓冲区溢出时，交换机将生产一个“Pause”帧，即暂停帧，这个帧将会被发送到数据发送方，数据发送方就会暂停其数据发送过程。
当缓冲器腾空时，交换机就会停止发送“Pause”帧，此时发送方就会重新开始发送数据。
在实际的网络中，尤其是一般局域网，产生网络拥塞的情况极少，所以有的厂家的交换机并不支持流量控制。
高性能的交换机应支持半双工方式下的反向压力和全双工的IEEE802.3x 流控。
有的交换机的流量控制将阻塞整个LAN的输入，降低整个LAN的性能；高性能的交换机采用的策略是仅仅阻塞向交换机拥塞端口输入帧的端口，保证其他端口用户的正常工作。
Pause帧功能及操作Pause帧只能用于控制以下设备之间的数据流：一对端站；一个交换机和一个端站；交换机到交换机的链路。
万兆以太网规范
5.5.1 万兆以太网规范 5.5.1 万兆以太网规范 从前面的介绍可以得出，就目前来说，万兆以太网标准和规范都比较繁多，在标准方面，有2002年的IEEE 802.3ae，2004年的IEEE 802.3ak，2006年的IEEE 802.3an、IEEE 802.3aq和2007年的IEEE 802.3ap；在规范方面，总共有10多个（是一比较庞大的家族，比千兆以太网的9个又多了许多）。在这10多个规范中，可以分为三类：一是基于光纤的局域网万兆以太网规范，二是基于双绞线（或铜线）的局域网万兆以太网规范，三是基于光纤的广域网万兆以太网规范。下面分别予以介绍。
1．基于光纤的局域网万兆以太网规范 就目前来说，用于局域网的基于光纤的万兆以太网规范有：10GBase-SR、10GBase-LR、10GBase-LRM、10GBase-ER、10GBase-ZR和10GBase-LX4这六个规范。
10GBase-SR 10GBase-SR中的"SR"代表"短距离"（short range）的意思，该规范支持编码方式为64B/66B的短波（波长为850nm）多模光纤（MMF），有效传输距离为2～300m，要支持300m传输需要采用经过优化的50μm线径OM3（Optimized Multimode 3，优化的多模3）光纤（没有优化的线径50μm光纤称为OM2光纤，而线径为62.5μm的光纤称为OM1光纤）。
10GBase-SR具有最低成本、最低电源消耗和最小的光纤模块等优势。 10GBase-LR 10GBase-LR中的"LR"代表"长距离"（Long Range）的意思，该规范支持编码方式为64B/66B的长波（1310nm）单模光纤（SMF），有效传输距离为2m到10km，事实上最高可达到25km。
10GBase-LR的光纤模块比下面将要介绍的10GBase-LX4光纤模块更便宜。 10GBase-LRM 10GBase-LRM中的"LRM"代表"长度延伸多点模式"（Long Reach Multimode），对应的标准为2006年发布的IEEE 802.3aq。在1990年以前安装的FDDI 62.5?m多模光纤的FDDI网络和100Base-FX网络中的有效传输距离为220m，而在OM3光纤中可达260m，在连接长度方面，不如以前的10GBase-LX4规范，但是它的光纤模块比10GBase-LX4规范光纤模块具有更低的成本和更低的电源消耗。
100G以太网MAC层控制器的电路设计开题报告
100G以太网MAC层控制器的电路设计开题报告
一、选题背景
随着互联网的发展和应用需求的不断增加，网络交换设备所需的带
宽和速度也不断提高。
以太网已成为市场主流的网络协议，其中100G以太网已成为高速网络交换机和路由器的重要标准。
由于其高速传输、广
泛应用和成本优势，100G以太网的市场需求正在不断扩大。
二、研究目的
本次研究旨在设计一种基于FPGA的100G以太网MAC层控制器电路，实现数据的高速传输和MAC层的控制。
三、研究方法
本设计采用Vivado设计套件对电路进行仿真和设计。
首先设计以太网物理层(PHY)和PHY时钟电路，在其基础上完成MAC层的控制电路设计。
采用AXI总线控制以太网接口，使用FIFO缓存实现100G数据的收
发和处理。
四、预期结果
本设计将实现基于FPGA的100G以太网MAC层控制器电路的设计，具有高速传输、低功耗和可靠性等优点。
能够满足高速网络通信的需要，为网络交换设备的发展提供有力的支撑。
五、研究意义
本次研究对提高网络交换设备的速度和效率具有重要的意义，有望
推动100G以太网技术的应用和发展。
同时，本次设计也有利于FPGA技术的应用和探索，在实际应用中也具有一定的推广价值。
一种以太网MAC控制器的FPGA实现方法
邮局订阅号：82-946360元/年技术创新PLD CPLD FPGA 应用《PLC 技术应用200例》您的论文得到两院院士关注一种以太网MAC 控制器的FPGA 实现方法An Implementation Approach Of Ethernet MAC Controller On FPGA(1.电子科技大学2.中国科学院微电子研究所)尉志伟1,2赵建明1吴斌2WEI Zhi-wei ZHAO Jian-ming WU Bin摘要:介绍了一种10M/100M 以太网MAC 控制器的FPGA 实现方法,对包括全功能的MAC 控制器系统架构、工作机制进行了解析,提出了一种基于读指针可载入的异步FIFO 的帧缓存结构,便于实现坏帧丢弃和冲突帧重传,与传统的缓存结构相比提高了片内缓存的利用效率。
设计已经通过RTL 仿真验证及FPGA 系统验证。
关键词:802.3MAC;读地址可载入;缓存结构;嵌入式IP 中图分类号:TP393.11文献标识码:AAbstract:An implementation approach of 10M/100M Ethernet MAC controler based on FPGA is introduced.The system architecture and work principle of full_function MAC controller is then analyzed.A type of read_pointer_loadable asychronous FIFO architecture is presented,which has been used in MAC buffer architecture pared with traditional buffer architecture,this approach can raise the usage efficiency of in_chip memory and can implement bad frame dropping and collied frame retransmition function of the MAC controller easily.The designed MAC controller has been tested in RTL level and been validated on FPGA development board.Key words:802.3MAC;read_pointer_loadable;buffer architecture;embeded IP文章编号:1008-0570(2010)12-2-0131-03引言在网络日益丰富的今天,网络传输是最经济有效的数据传输方式。
网络流量监控及分析工具的设计与实现
网络流量监控及分析工具的设计与实现随着互联网的快速发展，网络流量的增长速度也在不断加快。
为了能够更好地管理和优化网络资源，网络流量监控及分析工具成为一个重要的需求。
本文将从设计与实现两个方面，介绍网络流量监控及分析工具的实现方法。
一、设计1.功能需求分析首先，需要明确该工具的主要功能需求，例如实时监控网络流量、分析流量趋势、检测流量异常等。
可以通过与用户进行需求沟通、收集用户反馈等方式来获取需求信息。
2.架构设计基于功能需求，设计网络流量监控及分析工具的总体架构。
典型的架构包括数据收集、数据处理和数据展示三个模块。
数据收集模块负责从网络设备、服务器等获取流量数据；数据处理模块负责对收集到的数据进行处理和分析；数据展示模块负责可视化展示分析结果。
3.数据模型设计设计合理的数据模型是实现流量监控及分析工具的关键。
一般来说，可以使用流量数据包的五元组（源IP地址、目的IP地址、源端口、目的端口、传输协议）作为数据模型的基础，同时可以补充其他关键信息，如时间戳、流量大小等。
二、实现1.数据收集数据收集可以通过网络设备提供的接口、网络流量分析模块等方式进行。
一种常见的方法是使用网络抓包工具，如Wireshark等，通过监听网络接口来捕获网络流量数据。
2.数据处理与分析对收集到的流量数据进行处理和分析，可以采用一些流行的流量分析算法和技术。
例如，可以使用统计方法，如平均值、方差等，对流量数据进行统计分析；可以使用机器学习算法，如聚类、分类等，对流量数据进行异常检测。
3.数据展示数据展示是网络流量监控及分析工具的重要组成部分。
通过可视化展示分析结果，可以帮助用户更直观地了解网络流量的情况。
常见的展示方式包括数据报表、图表、动态图等。
可以使用一些开源的可视化库和工具来实现，如Elasticsearch、Kibana等。
三、总结设计和实现网络流量监控及分析工具需要考虑多个方面的因素，包括功能需求、架构设计、数据模型设计、数据收集、数据处理与分析以及数据展示等。
基于FPGA的万兆以太网接口的设计与实现
帧间 隙状态 �发 送流 控帧 状态 和响应 流控 帧状 态� 而更 新接收的应用 侧数据� 在接收应 用侧数据 的时候�
MA C T MA C T
PP 会 发 出 启 动 计 算 FCS 的 控 制 信 号 给 CR C 3 2 模 块�同 时把 接 收到 的应 用侧 数 据送
入M A C T � CR C3 2 模块 进行 CR C 3 2 计 算� 当接 收到 应用 侧的帧 尾 标记 之后 �M A C T � � � CR C3 2 计算 得 到最 � � � � � � 终的 CR C3 2 的 值 � 送 到 M A C T PP 模 块 �M A C T
2009 年第 11 期 光通信技术
⑦
光网络
李伟 � 窦衡 � 周宇 : 基于 F PG A 的万兆以太网接口的设计与实现
T X 模块 接 收 数 据� 由 于 1 0 G E 要 兼 容 L A N 和 WA N 两 种 不 同 的网 络 环 境 � 因此 � 对 X G M II 发送 过 来 的 数 X GE P C S T X 模 块由 四 个 子模 块 组 成 �分 别 完成 了 带
万兆以太网接口设计与实现
. 功 能概 述
本文 设 计 的万 兆 以 太网 接 口 是 符合 IE E E 802. 3 协 议 规 定 的 10G
� � � � � � � � � � � 图 / 的以 太 网 接 口 模块� 它涉及到了 模块设计框图
层 和 过 媒 质 接入 控 制 器 � � 10G � E 的 � M A C� � � PH 层 � � 并通 � � G E M A C CFG � G E M A C T C R C3 2 � G E �M A C � 实现 了 数据 链 路层 和物 理层 之 间 的 数据 交 换 � � MA C R IPG 3 个 子 模 块 分 别 完 成 的 是 对 G E 及 路由 器到 万兆 以太 网的物 理连 接� 该接 口可 以应 用 于 LA N 和
以太网传输错误重传机制MAC控制器设计
Ping 功能。如图 2为程序设计的总体程序构架。
PREAMBLE STATE 状 态 ，开 始 接 收 前 导 码 ，之 后 对
信 息 是 否 正 确 ，错 误 则 进 入 错 误 状 态 ，判 断 接 收 的
的 主 机 地 址 正 确 后 ，识 别 是 IP 层 数 据 还 是 ARP 层
北京 100076）
摘要：随着信息网络与分布式采集技术的飞速发展，在各个领域对网络数据传输的处理速度、可靠
性及实时性的要求越来越高。基于 FPGA 丰富的片内资源、运行速度快和并行处理等特点，设计了
基于 FPGA 的千兆以太网传输控制器，可以对以太网中采集到的原始数据包进行操作，实现对网络
层、数据链路层进行灵活的控制，解决了以往只能对应用层进行控制的局限，拓宽了对网络数据的
UDP 层发送来的数据，当包字节数满时，进行下一包
数据的接收 [8]。
2.2
2.2.1
络，上位机可以通过网口进行数据的接收。另外，当
接收部分
MAC 层接收
在 接 收 部 分 ，MAC 层 首 先 处 于 空 闲 状 态 等 待
FPGA 检测到网口发来的 UDP 的数据包，
会把接收到的
mac_rx 信 号 ，当 检 测 到 信 号 为 高 时 ，进 入 REC_
IP 层 或 ARP 层 发 送 mac_tx_ready 信 号 ，表 明 IP 或
ARP 的数据已经准备好，可以开始发送 [7]。具体状态
转化如图 3 所示。
FPGA 与 电 脑 主 机 连 接 ，进 行 数 据 的 发 送 和 接 收 [4]。
电 路 设 计 的 基 本 模 块 包 括 FPGA 主 控 制 模 块 ，电 源
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｌｏｃａｌ ＸＧＭＡＣ 耀 在 杜 旖
发 送 ＰＡＵＳＥ帧 （参 数 不 为 ｏ）
接收模块ｌ……一 流控制ｌ……～ 发送模块
‘ 缓存快至 ——— 送ＰＡｕｓＥ帧 ：
（参 数 为 ｏ）
恢 复 箨
发 发 送 送
发送ＰＡｕｓＥ； 发送ｆ
（参数为ｏ） ！ （参 ：
Ｈａｒｄｗａｒｅ ａｎｄ Ａｒｃｈｉｔｅｃｔｕｒｅ
万兆 以太 网 ＭＡＣ的流量控 制 电路设计 与实现
杨 莹 ，张 琴 ，杨 灿 美 ，林福 江
（１．中 国科 学 技 术 大 学 信 息 科 学 技术 学 院 ，安 徽 合 肥 ２３００２７； ２．中 国科 学 技 术 大 学 先 进 技 术 研 究 院 ，安 徽 合肥 ２３００２７）
Ｙａｎｇ Ｙｉｎｇ ，Ｚｈａｎｇ Ｑｉｎ ，Ｙａｎｇ Ｃａｎｍｅｉ ，Ｌｉｎ Ｆｕｊｉａｎｇ
（１．Ｓｃｈｏｏｌ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｃｈｉｎａ，Ｈｅｆｅｉ ２３００２７，Ｃｈｉｎａ； ２．Ｉｎｓｔｉｔｕｔｅ ｏｆ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｃｈｉｎａ，Ｈｅｆｅｉ ２３００２７，Ｃｈｉｎａ）
检测ＰＡｕｓＥ帧 ｊ
暂停发送请求
（参数不为０）
引用格 式 ：杨莹 ，张琴 ，杨灿美 ，等．万 兆 以太 网 ＭＡＣ的流量 控制 电路设 计 与实现 ［Ｊ］．微 型机与应 用 ，２０１６，３５（１３）：２５－２７。
Ｄｅｓｉｇｎ ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｆｌｏｗ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ ｆｏｒ １０－Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ ｍｅｄｉａ ａｃｃｅｓｓ ｃｃｏｎｔｒｏｌｌｅｒ
摘 要 ：深 入 研 究 以 太 网组 帧 、传 输 的 方 式 以及 流 量 控 制 的 原 理 ，结 合 万 兆 以 太 网 介 质 访 问控 制 （ＸＧＭＡＣ）６４ ｂｉｔ数 据 并 行 处 理
的特 点 ，针 对 ＰＡＵＳＥ帧响应 周期 长、占用硬 件 资源 多的 问题 ，设 计 了一种 精 简的基 于 ＰＡＵＳＥ帧 的流量 控制 电路 ，在 ＩＳＥ 中逻 辑
０ 引 言 自 ２００２年 万 兆 以太 网标 准 ＩＥＥＥ８０２．３ａｅ… 提 出 以来 ，
万 兆 以太 网技 术 得 到 迅 速 发 展 与广 泛 应 用 ，近 年 来 逐 步 取 代 千兆 以太 网成 为 新 一 代 的 城 域 骨 干 网 络 。相 对 于 千 兆 以太 网 ＭＡＣ层 的 １２５ ＭＨｚ时 钟 频 率 与 ８ ｂｉｔ数 据 处 理 位 宽 ，万 兆 以 太 网 介 质 访 问 控 制 （１Ｏ Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ，ＸＧＭＡＣ）层 采 用 １５６．２５ ＭＨｚ时 钟 频 率 与 ６４ ｂｉｔ数 据 处 理 位 宽 。 时 钟频 率 的 提 高 、数 据 位 宽 的增 大 给 ＭＡＣ层 流控 制 电路 的设 计 带 来 新 的挑 战 。本 文 针 对 ＸＧＭＡＣ层 的特 点 提 出一 种 高 效 、低 功 耗 的流 控 制 电路 设 计 方 案 ，旨在 减 少 流控 制 机 制 对 系统 造 成 的额 外 延 时 并 以 此 提 高 发送 和 接 收 以 太 网 帧 的效 率 。 １ 基 于 ＰＡＵＳＥ帧流 控制 的原 理
ｗｈｉｃｈ ｈａｓ ｔｈｅ ａｄｖａｎｔａｇｅ ｏｆ ｒｅｄｕｃｉｎｇ ｒｅｓｐｏｎｓｅ ｔｉｍ ｅ ａｎｄ ｅｃｏｎｏｍ ｉｚｉｎｇ ｔｈｅ ｈａｒｄｗａｒｅ ｒｅｓｏｕｒｃｅ． Ｔｈｅ ｄｅｓｉｇｎ ｉｓ ｓｙｎｔｈｅｓｉｚｅｄ ａｎｄ ｓｉｍｕｌａｔｅｄ ｉｎ ＩＳＥ ， ａｎｄ ｔｈｅ ｒｅｓｕｌｔ ｓｈｏｗｓ ｔｈｅ ｃｉｒｃｕｉｔ ｃａｎ ｍｅｅｔ ｔｈｅ ｆ ｌｏｗ ｃｏｎｔｒｏｌ ｒｅｑｕｉｒｅｍ ｅｎｔｓ ｏｆ ＸＧＭ ＡＣ． Ｋｅｙ ｗｏｒｄｓ：１０ Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ；ｆ ｌｏｗ ｃｏｎｔｒｏｌ； ＸＧＭ ＡＣ ；ＰＡＵＳＥ ｆｒａｍｅ
为 了提 高传 输 效 率 ，ＸＧＭＡＣ层 采 用 ＰＡＵＳＥ帧 进 行 流 量 控 制 。 ＰＡＵＳＥ 帧 为 符 合 ＩＥＥＥ８０２．３协 议 的 一 种 控 制 帧 ，遵 从 以太 网最 小 帧 长 度 ６４ Ｂ的 限制 。
流量 控制 原 理如 图 １所 示 ，当 ｌｏｃａｌ—ＸＧＭＡＣ接 收模 块 中 接 收缓 存 快满 （快 空 ）时 ，ｌｏｃａｌ发 送 模 块 根 据 流 量 控 制 模 块 指 示 的 信 号 发 送 时 间 参 数 为 ０ｘＦＦＦＦ（０ｘ００００）的
Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ａｎａｌｙｚｅｓ ｔｈｅ Ｅｔｈｅｒｎｅｔ ｆｒａｍｅ ｐａｃｋｉｎｇ，ｔｒａｎｓｍ ｉｔｔｉｎｇ ａｎｄ ｆ ｌｏｗ ｃｏｎｔｒｏｌ ｐｒｉｎｃｉｐｌｅ ｆｏｒ １０ Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎ－
ｔｒｏｌｌｅｒ（ＸＧＭＡＣ）．Ｃｏｍｂｉｎｅｄ ｗｉｔｈ ｐａｒａｌｌｅｌ ｄａｔａ ｐｒｏｃｅｓｓｉｎｇ ｏｆ ６４ ｂｉｔ ｗｉｄｅ，ａｎ ｅｆｆｉｃｉｅｎｔ ｆｌｏｗ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ ｂａｓｅｄ ｏｎ ＰＡＵＳＥ ｆ ｌａｍｅ ｉｓ ｉｎｔｒｏｄｕｃｅｄ，
综 合 与 仿 真 。 验 证 结 果 表 明 ，该 电 路 可 满 足 万 兆 以 太 网 流 量 控 制 的 要 求 。
关 键 词 ：万 兆 以 太 网 ；流 量 控 制 ；ＸＧＭＡＣ；ＰＡＵＳＥ 帧
中 图 分 类 号 ：ＴＰ４７
文 献 标 识 码 ：Ａ
ＤＯＩ：１０．１９３５８／ｊ．ｉｓｓｎ．１６７４—７７２０．２０１６．１３．００８