计算机组成原理第8章CPU的结构和功能ppt课件
合集下载
计算机组成原理(本全)课件
计算机组成原理(本 全)课件
目录
CONTENTS
• 计算机系统概述 • 中央处理器(CPU) • 存储器系统 • 输入输出(I/O)系统 • 计算机的体系结构 • 计算机的软件系统
01 计算机系统概述
计算机的发展历程
第一代计算机
电子管计算机，20世纪40年代 中期至50年代末期，主要用于
军事和科学研究领域。
CPU每个时钟周期执行的指令数，是 衡量CPU性能的重要指标。
03 存储器系统
存储器的分类和作用
分类
根据存储器的功能和位置，可以分为内存和外存两大类。内存是计算机内部存储器，用 于存放运算数据和程序代码；外存则是计算机外部存储器，用于长期保存大量数据和程
序。
作用
存储器是计算机的重要组成部分，它负责存储程序运行过程中所需的数据、指令等信息 ，使得CPU能够快速、准确地读取和写入数据，从而完成程序的执行。
软件系统
包括系统软件和应用软件两大类。
操作系统
是计算机的软件系统中最基本、最重要的部分，负责 管理和调度计算机的软硬件资源。
计算机的工作原理
二进制数制
计算机内部采用二进制数制进行运算和存储。
指令和程序
计算机按照程序中预定的指令序列进行自动执 行。
存储程序原理
将程序和数据存储在计算机内部，根据指令从存储器中取出数据和指令进行运 算和传输。
内存的工作原理和组织结构
工作原理
内存由多个存储单元组成，每个单元可以存储一个二进制数 。当CPU需要读取或写入数据时，会通过地址总线发送地址 信号，内存控制器根据地址信号找到对应的存储单元，完成 数据的读取或写入操作。
组织结构
内存的组织结构通常采用线性编址方式，即将内存单元按照 一定顺序排列，每个单元都有一个唯一的地址。内存的容量 大小由地址总线的位数决定，地址总线位数越多，可访问的 内存单元数量就越多。
目录
CONTENTS
• 计算机系统概述 • 中央处理器(CPU) • 存储器系统 • 输入输出(I/O)系统 • 计算机的体系结构 • 计算机的软件系统
01 计算机系统概述
计算机的发展历程
第一代计算机
电子管计算机，20世纪40年代 中期至50年代末期，主要用于
军事和科学研究领域。
CPU每个时钟周期执行的指令数，是 衡量CPU性能的重要指标。
03 存储器系统
存储器的分类和作用
分类
根据存储器的功能和位置，可以分为内存和外存两大类。内存是计算机内部存储器，用 于存放运算数据和程序代码；外存则是计算机外部存储器，用于长期保存大量数据和程
序。
作用
存储器是计算机的重要组成部分，它负责存储程序运行过程中所需的数据、指令等信息 ，使得CPU能够快速、准确地读取和写入数据，从而完成程序的执行。
软件系统
包括系统软件和应用软件两大类。
操作系统
是计算机的软件系统中最基本、最重要的部分，负责 管理和调度计算机的软硬件资源。
计算机的工作原理
二进制数制
计算机内部采用二进制数制进行运算和存储。
指令和程序
计算机按照程序中预定的指令序列进行自动执 行。
存储程序原理
将程序和数据存储在计算机内部，根据指令从存储器中取出数据和指令进行运 算和传输。
内存的工作原理和组织结构
工作原理
内存由多个存储单元组成，每个单元可以存储一个二进制数 。当CPU需要读取或写入数据时，会通过地址总线发送地址 信号，内存控制器根据地址信号找到对应的存储单元，完成 数据的读取或写入操作。
组织结构
内存的组织结构通常采用线性编址方式，即将内存单元按照 一定顺序排列，每个单元都有一个唯一的地址。内存的容量 大小由地址总线的位数决定，地址总线位数越多，可访问的 内存单元数量就越多。
《计算机组成原理》ppt课件
输入输出系统
输入设备
将人类可读的信息转换为计算机 可识别的二进制代码，如键盘、 鼠标等。
I/O控制方式
程序查询方式、中断方式、DMA 方式和通道方式等，用于管理输 入输出操作。
输出设备
将计算机处理后的结果转换为人 类可读的形式，如显示器、打印 机等。
I/O接口
连接输入输出设备与主机，实现 数据缓冲、电平转换和信号匹配 等功能。
括通用寄存器、专用寄存 器等。
指令的执行过程
取指
从内存中读取指令，并将其放入指令寄存器 中。
执行
根据微操作命令序列，控制运算器、寄存器 等部件执行相应的操作。
译码
将指令寄存器中的指令翻译成微操作命令序 列。
写回
将执行结果写回到寄存器或内存中。
CPU的性能指标
主频
CPU的时钟频率，通常以MHz或 GHz表示，主频越高，CPU处理
运算器
执行算术运算和逻辑运算， 处理数据。
寄存器
暂存指令、数据和地址， 提高CPU的运算速度。
存储器
01
主存储器
存放程序和数据的主要区域，直接和CPU交换信息。
02
辅助存储器
长期保存信息，容量大、价格低、速度慢，需通过主存与CPU交换信息。
03
高速缓冲存储器（Cache）
位于CPU和主存之间，存取速度接近CPU，用于缓解主存速度瓶颈问题。
云计算和大数据的融合是未来发展的趋 势，通过云计算平台提供的大数据服务， 可以实现海量数据的存储、处理和分析。 计算机组成原理在云计算和大数据融合 中发挥着重要作用，为构建高效、稳定 的云计算和大数据平台提供了理论支持。
计算机组成原理的发展趋势和挑战
发展趋势
计算机组成原理第8章 输入输出系统.ppt
2019年12月24日星期
二
25
8.1 主机与外设的连接
计算机组成原理
1. 程序查询方式
这种方式控制简单，但外设和主机不能同时 工作，各外设之间也不能同时工作，系统效率很 低，因此，仅适用于外设的数目不多，对I/O处理 的实时要求不那么高，CPU的操作任务比较单一， 并不很忙的情况。
2019年12月24日星期
二
8
8.1 主机与外设的连接
计算机组成原理
(5) 传递控制命令和状态信息
当CPU要启动某一外设时，通过接口中的控 制命令寄存器向外设发出启动命令；当外设准备 就绪时，则有状态信息送回接口中的状态寄存器， 为CPU 提供反馈信息，告诉CPU，I/O设备已经 具备和CPU交换数据的条件。当外设向CPU提出 中断请求和DMA请求时，CPU也有相应的响应信 号反馈给外设。
2019年12月24日星期
二
27
8.1 主机与外设的连接
计算机组成原理
2.
程序中断在信息交换方式中处于最重要的地 位，它不仅允许主机和外设同时并行工作，并且 允许一台主机管理多台外设。但是完成一次程序 中断需要许多辅助操作，可能使CPU应接不暇； 另外，对于一些高速外设，由于信息交换是成批 的，如果处理不及时，可能会造成信息丢失，因 此，它主要适用于中、低速外设。
任意两个连续的8位端口可作为1个16位端口 处理；四个连续的8位端口可作为1个32位端口处 理。因此，I/O地址空间最多能提供64K个8位端 口、32K个16位端口、16K个32位端口或总容量 不超过64KB的不同端口的组合。
2019年12月24日星期
二
20
8.1 主机与外设的连接
计算机组成原理
80x86的专用I/O指令IN和OUT有直接寻址和 间接寻址两种类型。直接寻址I/O端口的寻址范围 为00～FFH，至多为256个端口地址。这时程序 可以指定：
第21讲——第8章 CPU的结构和功能(8.1-8.2)
一个CPU周期时间又包含有若干个时钟周期。
通常情况下，取出和执行任何一条指令所需的最短时间为两个CPU周期。
P343页图8.7示意具有间址周期的指令周期。
动画演示P343页图8.8包含间址周期、中断周期的指令周期流程。
问题5：如何理解CPU工作周期的标志？
8.2.2指令周期的数据流
（1）取指周期的数据流
8.1.4控制单元和中断系统
控制单元（CU）是提供完成计算机全部指令操作的微操作命令序列的部件。
现代计算机中微操作命令序列的形成方法有两种：一种是组合逻辑设计方法，为硬布线逻辑；另一种是微程序设计方法，为存储逻辑。
控制单元（CU）详见第9章和第10章。
中断系统主要用于处理计算机的各种中断，详见8.4。
MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址。
MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或最近从存储器读出的数据，它起缓冲作用。
状态寄存器：存放条件码。
PSW寄存器：ห้องสมุดไป่ตู้态条件寄存器，存放程序状态字（条件码和其他状态信息）。
举例：8086、MC 68000寄存器组织。
问题4：什么叫对用户是透明的？
动画演示P345页图8.12中断周期的数据流。
FLASH动画演示五条指令的取指和执行过程。
实验
内容
1．掌握时序信号发生电路组成原理。
2．掌握微程序控制器的设计思想和组成原理。
3．掌握微程序的编制、写入，观察微程序的运行。
课内
练习
PPT多媒体教学课件后的课堂练习题
课外
作业
P370页教材课后练习题8.4、8.5
计算机组成原理课程教案（第21次课）
章节
名称
通常情况下，取出和执行任何一条指令所需的最短时间为两个CPU周期。
P343页图8.7示意具有间址周期的指令周期。
动画演示P343页图8.8包含间址周期、中断周期的指令周期流程。
问题5：如何理解CPU工作周期的标志？
8.2.2指令周期的数据流
（1）取指周期的数据流
8.1.4控制单元和中断系统
控制单元（CU）是提供完成计算机全部指令操作的微操作命令序列的部件。
现代计算机中微操作命令序列的形成方法有两种：一种是组合逻辑设计方法，为硬布线逻辑；另一种是微程序设计方法，为存储逻辑。
控制单元（CU）详见第9章和第10章。
中断系统主要用于处理计算机的各种中断，详见8.4。
MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址。
MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或最近从存储器读出的数据，它起缓冲作用。
状态寄存器：存放条件码。
PSW寄存器：ห้องสมุดไป่ตู้态条件寄存器，存放程序状态字（条件码和其他状态信息）。
举例：8086、MC 68000寄存器组织。
问题4：什么叫对用户是透明的？
动画演示P345页图8.12中断周期的数据流。
FLASH动画演示五条指令的取指和执行过程。
实验
内容
1．掌握时序信号发生电路组成原理。
2．掌握微程序控制器的设计思想和组成原理。
3．掌握微程序的编制、写入，观察微程序的运行。
课内
练习
PPT多媒体教学课件后的课堂练习题
课外
作业
P370页教材课后练习题8.4、8.5
计算机组成原理课程教案（第21次课）
章节
名称
cpu的基本结构和功能 PPT
（4）条件码寄存器
存放操作数 可做某种寻址方式所需的寄存器
存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据
存放地址，其位数应满足最大的地址范 围用于特殊的寻址方式 段基址 栈指 针 存放条件码，可做程序分支的依据 如正、负、零、溢出、进位等
2.控制和状态寄存器 （1）控制寄存器
PC
MAR
M
MDR
IR
控制CPU操作
其中MAR、MDR、IR PC
（2）状态寄存器
状态寄存器
用户不可见 用户可见
存放条件吗
PSW寄存器
存放程序状态字
3.举例
Z8000
8086
MC 68000
四、控制单元CU和中断系统
1.CU 产生全部指令的微操作命令序列 组合逻辑设计
硬连线逻辑
微程序设计 2.中断系统
五、ALU
cpu的基本结构和功能
cpu的结构
一、cpu的功能 1.控制器的功能 取指令 分析指令 执行指令，发出各种操作命令 控制程序输入级结果的输出 总线管理 处理异常情况和特殊请求 2.运算器的功能 实现算术运算和逻辑运算
二、cpu结构框图 1.cpu与系统总线 指令控制 操作控制 时间控制 数据加工 处理中断
6.cpu工作周期的标志 CPU访存有四种性质
加、减、乘、除
与、或、非
Байду номын сангаас
存储逻辑
指令周期的基本概念
1.指令周期 取出并执行一条指令所需的全部时间
完成一条指令
取指、分析 执行
取指周期 执行周期
取指阶段
执行阶段
取指周期 （取指、分析）
执行周期 （执行指令）
指令周期
存放操作数 可做某种寻址方式所需的寄存器
存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据
存放地址，其位数应满足最大的地址范 围用于特殊的寻址方式 段基址 栈指 针 存放条件码，可做程序分支的依据 如正、负、零、溢出、进位等
2.控制和状态寄存器 （1）控制寄存器
PC
MAR
M
MDR
IR
控制CPU操作
其中MAR、MDR、IR PC
（2）状态寄存器
状态寄存器
用户不可见 用户可见
存放条件吗
PSW寄存器
存放程序状态字
3.举例
Z8000
8086
MC 68000
四、控制单元CU和中断系统
1.CU 产生全部指令的微操作命令序列 组合逻辑设计
硬连线逻辑
微程序设计 2.中断系统
五、ALU
cpu的基本结构和功能
cpu的结构
一、cpu的功能 1.控制器的功能 取指令 分析指令 执行指令，发出各种操作命令 控制程序输入级结果的输出 总线管理 处理异常情况和特殊请求 2.运算器的功能 实现算术运算和逻辑运算
二、cpu结构框图 1.cpu与系统总线 指令控制 操作控制 时间控制 数据加工 处理中断
6.cpu工作周期的标志 CPU访存有四种性质
加、减、乘、除
与、或、非
Байду номын сангаас
存储逻辑
指令周期的基本概念
1.指令周期 取出并执行一条指令所需的全部时间
完成一条指令
取指、分析 执行
取指周期 执行周期
取指阶段
执行阶段
取指周期 （取指、分析）
执行周期 （执行指令）
指令周期
计算机组成原理第8章PPT课件
评价鼠标性能最重要的指标是DPI(Dots Per Inch)，它
表示鼠标每移动一英寸所能检测出的点数，DPI小，用来定
位的点数就少，定位精度就低。反之，DPI大，用来定位的
点数就多，定位精度就高。通常鼠标的DPI为400或800。
评价新型光电鼠标还有一个专用的性能指标——帧速
率（也称为扫描频率或刷新频率）。它表示DSP每秒钟能够
处理的图像帧数。帧速率越高，鼠标的灵敏度越好。
按鼠标上的按键数量分，鼠标分为两键鼠标、三键鼠
标、五键鼠标和新型的多键鼠标。
鼠标与主机的接口主要有PS/2和USB两种。
9
计算机组成原理 8.9
19.08.2020
哈尔滨工业大学 李东 教授
第8章 计算机外部设备
8. 1 输入设备
8. 2 输出设备
8. 2.1 阴极射线管(Cathode Ray Tube, CRT)显示器
第8章 计算机外部设备
8. 1 输入设备
8. 1.1 键盘
8. 1.2 鼠标
8. 2 输出设备
8. 2.1 阴极射线管显示器
8. 2.2 平板显示器
8. 2.3 打印机
8. 3 辅存设备
8. 3.1 硬盘
8. 3.2 光盘
1
计算机组成原理 8.1
19.08.2020
哈尔滨工业大学 李东 教授
整体概述
非编码键盘的结构简单，并且通过软件能为某些键的功 能进行重定义。目前，绝大多数键盘是非编码键盘。
为了更好地利用击键状态来表达用户的意愿，每个键的 扫描码又分为接通扫描码（简称通码）和断开扫描码（简称 断码）。当键被按下时，发送通码；松开时，发送断码。主 流微机键盘PS/2的通码为1字节，断码为2字节。断码的第一 个字节是F0H，第二个字节是该键的通码。
计算组成原理PPT课件
再如：PDP11，PSW的7，6，5位改变会达到对某些中断的允许或禁止。
计算机组成原理
CPU响应中断的条件 （10/11）
中断屏蔽
（D）实现：
(b) 在外部中断源的接口，一般都设立中断屏蔽触发器，通常这个触发器 的状态可由CPU用指令改变。例如当这个触发器为＂1＂时，表示不允许该 中断源发出中断请求，否则为允许。 PDP-11机中，外设接口电路中的设备状态寄存器第6位就是用于这个目的。 当第6位（允许中断），第7位（完成位）都成立时，才允许发中断请求。 IBM—PC，8259可编程中断控制器，有中断屏蔽R，8259可接收来自外设的 8个各自独立的中断请求，信号分别为IRQ0—IRQ7，IRQ0优先级最高，中 断源0—7对应于中断类型号08H—0FH，（其中IRQ3和IRQ5未用）。例如 IRQ1对应09H中断，对应设备键盘。
计算机组成原理
CPU响应中断的条件 （2/11）
二、中断的分类： （1）按中断源是在主机之内还是外分： （A）内部中断 内部中断是指中断源来自主机内部，如运算出错、程
序调试和软件中断等； （B）外部中断 外部中断来自主机之外，如外部设备、实时时钟和硬
件故障产生的中断等。
计算机组成原理
CPU响应中断的条件 （3/11）
计算机组成原理
查询输入接口 读取状态端口查询外设状态，若已就绪，读取
数据端口得到外设提供的数据
计算机组成原理
查询输出接口 读取状态端口查询外设状态，若已就绪，将数
据写入数据端口输出给外设
计算机组成原理
8.2 程序中断方式
处理器在执行程序过程中，被内部或外部的事件所打 断，转去执行一段预先安排好的中断服务程序；服务 结束后，又返回原来的断点，继续执行原来的程序
计算机组成原理
CPU响应中断的条件 （10/11）
中断屏蔽
（D）实现：
(b) 在外部中断源的接口，一般都设立中断屏蔽触发器，通常这个触发器 的状态可由CPU用指令改变。例如当这个触发器为＂1＂时，表示不允许该 中断源发出中断请求，否则为允许。 PDP-11机中，外设接口电路中的设备状态寄存器第6位就是用于这个目的。 当第6位（允许中断），第7位（完成位）都成立时，才允许发中断请求。 IBM—PC，8259可编程中断控制器，有中断屏蔽R，8259可接收来自外设的 8个各自独立的中断请求，信号分别为IRQ0—IRQ7，IRQ0优先级最高，中 断源0—7对应于中断类型号08H—0FH，（其中IRQ3和IRQ5未用）。例如 IRQ1对应09H中断，对应设备键盘。
计算机组成原理
CPU响应中断的条件 （2/11）
二、中断的分类： （1）按中断源是在主机之内还是外分： （A）内部中断 内部中断是指中断源来自主机内部，如运算出错、程
序调试和软件中断等； （B）外部中断 外部中断来自主机之外，如外部设备、实时时钟和硬
件故障产生的中断等。
计算机组成原理
CPU响应中断的条件 （3/11）
计算机组成原理
查询输入接口 读取状态端口查询外设状态，若已就绪，读取
数据端口得到外设提供的数据
计算机组成原理
查询输出接口 读取状态端口查询外设状态，若已就绪，将数
据写入数据端口输出给外设
计算机组成原理
8.2 程序中断方式
处理器在执行程序过程中，被内部或外部的事件所打 断，转去执行一段预先安排好的中断服务程序；服务 结束后，又返回原来的断点，继续执行原来的程序
计算机组成原理ppt课件
03
计算机中的数据表示
BIG DATA EMPOWERS TO CREATE A NEW
ERA
数值数据的表示
定点数表示法
使用固定的小数点位置来表示数值，分为定点整 数和定点小数两种。
浮点数表示法
使用科学计数法表示数值，即尾数和指数的形式， 可以表示很大或很小的数。
原码、反码和补码
计算机中使用二进制数表示数值，为了处理负数， 采用了原码、反码和补码三种编码方式。
通道是一个独立于CPU的专 管输入/输出控制的处理机， 它控制设备与内存直接进行 数据交换。这种方式进一步 减轻了CPU的负担，但需要
更多的硬件资源。
THANKS
感谢观看
寄存器组
包括通用寄存器、程序计数器 （PC）、指令寄存器（IR）等， 用于暂存数据和指令。
内部总线
连接CPU内部各部件，实现数据 传输。
CPU的设计方法与技术
微程序设计
将一条机器指令细分为一系列微操 作，由微指令进行描述，提高指令
执行效率。
分支预测技术
将一条指令的执行过程划分为若干 个阶段，每个阶段由不同的硬件部 件并行处理，提高CPU的吞吐率。
08
输入输出（I/O）系统
BIG DATA EMPOWERS TO CREATE A NEW
ERA
I/O系统的基本概念与组成
I/O系统的定义
是计算机与外部设备之间进行数据传输和控制的系统。
I/O系统的组成
包括输入设备、输出设备、I/O接口和I/O控制逻辑等部分。
I/O设备的分类
按数据传输方式可分为并行设备和串行设备；按信息交换 的单位可分为字符设备和块设备。
浮点数的加减运算
IEEE 754标准（单精度、 双精度）
计算机组成原理 CPU的结构和功能PPT学习教案
一个cpu周期一个cpu周期取指令阶段执行指令阶段开始取指令pc1对指令译码执行指令取下条指令pc1第23页共52页算术逻辑单元状态条件寄存器程序记数器pc地址寄存器ar地址总线abus数据总线dbus累加器ac缓冲寄存器drcpualu指令寄存器ir指令译码器操作控制器时序产生器时钟状态反馈控制执行控制0000202021222324303140claadd30sta40nopjmp21000006000020clacla000021第24页共52页算术逻辑单元状态条件寄存器程序记数器pc地址寄存器ar地址总线abus数据总线dbus累加器ac缓冲寄存器drcpualu指令寄存器ir指令译码器操作控制器时序产生器时钟状态反馈控制执行控制2021222324303140claadd30sta40nopjmp21000006000020clacla000021第25页共52页addadd指令的指令周期指令的指令周期add指令的指令周期由三个cpu周期组成
指令周期
状态条件寄存器
程序记数器PC 000 02451 000000002241
地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC 000 006
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
处理，这是CPU的根本的任务。
第3页/共52页
CPU的功能和组成
CPU的基本组成 中央处理器由两个主要部分——控制器和
运算器组成。
第4页/共52页
CPU的功能和组成
控制器
由程序计数器、指令寄存器、指令译码
指令周期
状态条件寄存器
程序记数器PC 000 02451 000000002241
地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC 000 006
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
处理，这是CPU的根本的任务。
第3页/共52页
CPU的功能和组成
CPU的基本组成 中央处理器由两个主要部分——控制器和
运算器组成。
第4页/共52页
CPU的功能和组成
控制器
由程序计数器、指令寄存器、指令译码