《数字电路与逻辑设计》综合练习题及解答
数字电路和逻辑设计基础(含答案)
数字逻辑习题1.仅用NOR门来构造下面函数的逻辑网络：H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简：G（A，B，C，D）=Σm（2,3,4,7,8,14,15）
5. 卡诺图化简：G（A，B，C，D）=Σm（0,1,3,4,6,7,12,13,14）
6.卡诺图化简：G（A，B，C，D）=Σm（0,4,5,6，7,8,13,14,15）
7．卡诺图化简：G（A，B，C，D）=Σm（1,2,3,4,6,7,9,12,13）
8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,……8(d)=1000,9(d)=1001）。
7个输出用来定义哪段激活，以显示给定的十进制数
（1）写出这个电路的真值表
（2）用sop形式表示真值表
（3）用pos形式表示真值表
（4）写出各段化简的表达式
7.时序电路分析
补充：。
(完整版)专升本《数字电路与逻辑设计》考试答案
[试题分类]:专升本《数字电路与逻辑设计》_08007750[题型]:单选[分数]:21.二进制数-0110的反码是（最高位是符号位）（ ）A.11010B.00110C.11001D.10110答案:C2.如果状态A 与B ，C 与D 分别构成等效对，那么能构成状态等效类的是（）A. ABCB.BCDC.ABD.ABCD答案:C3.移位寄存器74194工作在左移串行输入方式时， S1 S0的取值为( )A.00B.11C.01D.10答案:D4.三变量构成的逻辑函数的最小项m1和最小项m7一定满足 ( )A.B.C.D.答案:C5.十进制数12.75用二进制表示应为:（ ） 17m 1m +=71m m =0m 71=•m 71m m =A.1100.01B. 1100.11C.1010.10D.1010.011答案:B6.8421 BCD 码01010001.0101对应的二进制数为 ( )A.100100.01B.101110.01C.110011.10D.110110.10答案:C7.下图为OC 门组成的线与电路其输出F 为( ) A.B.0C.1D.答案:C8.要求RS 触发器（R 、S 均为高电平有效）状态由0 →1，其输入信号为（）。
A.RS=01B.RS=10C.RS=d1D.RS=d0答案:A9.逻辑函数等于（ ）A.1B.B B A •B )(B A A F ⊕⊕=C.0D.答案:B10.函数，则其反函数( )A.B.C.D.答案:D11.JK 触发器的J ＝K ＝1, 当触发信号到来时，输出次态Qn+1为:() A.与现态相反B.0C.1D.不变答案:A12.逻辑函数F(A,B,C) = AB ＋BC+AC 的标准表达式是( )A.∑m(0,1,2,4)B.∏m(1,3,5,7)C.∑M(0,2,4,6)D.∑m(3,5,6,7)答案:D13.四个变量可以构成多少个最小项？（ ）A.15个B.16个C.8个D.4个答案:BB F(X Y Z)m(467)=∑,,，，F(X Y Z)=,,m(0,2,6)∑m(467)∑，，m(0,4,5,6)∑m(0,1,2,3,5)∑14.电源电压为+12V 的555集成定时器中放电三极管工作在截止状态，输出端OUT 为1时，其TH 和TR 的输入电压值分别为 ( )A.TH 和TR 均小于B.TH 和TR 均大于C.，D.，答案:C15.设计—个1位十进制计数器至少需要多少个触发器？() A.6个B.3个C.10个D.4个答案:D16.T 型触发器当时钟脉冲输入时，其输出状态（ ）A.保持不变B.在T=1时会发生改变C.随时间改变D.等于输入端T 的值答案:B17.无符号位的十六进制数减法(A9)l6-(8A)16= （ ）A.(19)16B.(1F)l6C.(29)16D.(25)16答案:B18.十进制数15用2421 BCD 码可以表示为（ ）。
数字电路与逻辑设计试题及答案2套
M
1
D0 D1 D2 D3 D4 D5 D6 D7
C A0 B A1 A A2
74HC151 S
Y
Y
图中，A2=A，A1=B ，A0=C ： S： 输入端：
1分 1分 2分
十一、 如图所示的主从 JK 触发器电路中，CLK 和 A 的电压波形如图所示，试画 出 Q 端对应的电压波形。设触发器的初始状态为 Q=0。（14 分）
图全对 5 分
2、 Q1；Q2 的波形各 5 分。
Y
A B
C
W A E
B
D0 D1 D2
D3
“1”
CP A
Q1 Q2
一、 填空题（本题满分 20 分，共含 10 道小题，每小题 2 分）
1. 在权电阻网络 D/A 转换器中，已知VREF =5V，当输入数字量为 d3d2d1d0 0110 时输出
3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4. 将十进制数 287 转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿
＿＿。 5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿
＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。 6. 下图所示电路中，Y1 ＝＿＿＿＿＿＿；Y2 ＝＿＿＿＿＿＿；Y3 ＝＿＿＿＿＿＿。
D2
Q2
D3
Q3
七、 若反相输出的施密特触发器输入信号波形如下图所示，试画出输出信号 的波形。施密特触发器的转换电平VT 、VT 已在输入信号波形图上标出。（12 分）
υI
υI
υO
VT+
VT-
O
t
υO
O
t
北京信息科技大学
2008 ~ 2009 学年第 二 学期
数字电路与逻辑设计答案邹红
余数 …… 0（LSB） …… 1 …… 0 …… 0 …… 0 …… 0 …… 1 …… 1（MSB）
0.5 ×2
1.0
…… 1
（3）（56.7）10 ＝（111000.1011）2＝（70.54）8＝（38.B）16
（4）（27.6）10 ＝（11011.1001）2＝（33.44）8＝（1B.9）16
1-6 用十六进制数表示十进制数（87）10 与二进制数（10100111）2 相加的和。 解：（10100111）2＝（167）10； （87）10＋（167）10＝（254）10；
（254）10＝（11111110）2＝（FE）16 1-7 十进制数 5 和 9 以二进制形式存储在计算机的相邻存储单元中。查找每 个数的 ASCII 码并将其转换为对应的格雷 BCD 码和余 3BCD 码。 解： （5）10→（0110101）ASCII→（53）10→（01110010）格雷 BCD→（11000101）余 3BCD
1-1 将下列二进制数转换成等值的十进制数和十六进制数。
（1）（ 1101010.01 ）2 ；
（2）（ 111010100.011 ）2 ；
（3）（ 11.0101 ）2 ；
（4）（ 0.00110101 ）2 ；
解：二进制数按位权展开求和可得等值的十进制数；利用进制为
2k 数之间
的特点可以直接将二进制数转换为等值的十六进制数。 （1）（ 1101010.01 ）2＝1×26＋1×25＋1×23＋1×21＋1×2－2
（1）左式 B AB BC ABC B AB BAB BC ABC BCABC
AB ABC ABC 右式
（2）左式 (BC D ABCD) (BCD BCD) ( ACD ABCD) ( ABC D BC D)
数字电路和逻辑设计基础(含答案)(精编文档).doc
【最新整理，下载后即可编辑】
数字逻辑习题
1.仅用NOR门来构造下面函数的逻辑网络：H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简：G（A，B，C，D）=Σm（2,3,4,7,8,14,15）
5. 卡诺图化简：G（A，B，C，D）=Σm（0,1,3,4,6,7,12,13,14）
6.卡诺图化简：G（A，B，C，D）=Σm（0,4,5,6，7,8,13,14,15）
7．卡诺图化简：G（A，B，C，D）=Σm（1,2,3,4,6,7,9,12,13）
8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,……8(d)=1000,9(d)=1001）。
7个输出用来定义哪段激活，以显示给定的十进制数
（1）写出这个电路的真值表
（2）用sop形式表示真值表
（3）用pos形式表示真值表（4）写出各段化简的表达式
7.时序电路分析
Q
Q
SET
CLR
D
X
Clock
Y
补充：
【最新整理，下载后即可编辑】。
数字电路与逻辑设计课后习题答案蔡良伟(第三版)
数字电路答案
00011100 0011 11111001
111000011.111110012 = 111000011.111110010= 703.7628
703
76 2
703.762 8 = 7*8 2 + 0*8 1 + 3*8 0 + 7*8 - 1 + 6*8 - 2 + 2*8 - 3 = 451.972610
00 0 0 1 0 01 0 0 1 1 11 1 1 1 1 10 1 1 1 1
8
数字电路答案
A B C DF A B C DF 0 0 0 00 1 0 0 00 0 0 0 10 1 0 0 11 0 0 1 01 1 0 1 01 0 0 1 11 1 0 1 11 0 1 0 01 1 1 0 00 0 1 0 11 1 1 0 10 0 1 1 01 1 1 1 00 0 1 1 11 1 1 1 10
1
1
1
1
0
1
1
1
1
1
3
数字电路答案
（3） A B A B
A 0 0 1 1 左式＝右式，得证。
（4） AB A B
A 0 0 1 1 左式＝右式，得证。
（5） A BC A BC 1
A 0 0 0 0 1 1 1 1 左式＝右式，得证。
（6） AB AB AB A B
《数字逻辑与电路》复习题及答案
《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题1．以下代码中为无权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（√）2. 8421码1001比0001大。
（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（√）4．格雷码具有任何相邻码只有一位码元不同的特性。
（√）5．八进制数（17）8比十进制数（17）10小。
（√）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．十进制数（9）10比十六进制数（9）16小。
（×）8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1和0来表示。
数字电路与逻辑设计课后题答案
驱动方程 J 1 K 1 Q3
J 2 K 2 Q1 Q Q , Q 1 2 K3 3 J 3
输出方程
Y Q3
5-1
Qn 1 Q Q Q Q Q Q J 1 K 1 Q3 3 1 3 1 3 1 状态方程： 1 n 1 K 2 Q1 Q2 Q1 Q2 Q1 Q2 Q1 Q2 J 2 Q Q , Q n 1 J3 K3 1 2 3 Q3 Q1 Q2 Q3 Q3 Q3 Q1 Q2 Q3
Z1 Y1 Y 0 Y1 Y 0 Z 2 Y1 Y 0 Y1 Y 0 Z 3 Y1 Y 0 Y1 Y 0 Z 4 Y1 Y 0 Y1 Y 0
注意:与输入无效情况 相，如何改进？
3-5 试画出用3线-8线译码器74LS138和门电路产生如下多输出 逻辑函数的逻辑图。
A0
n Q1 1 Q 2 n 1 Q 2 Q1 Q 2 Y Q 2 Q1
n 1 n 1 Q1 Q2 Y 0
状态转换图：
1 1 1 1
0
0
0
1
Q2Q1
A
Y
0
0
00
01
0 0
11
0 0
10
0 0
5-3 在图电路中，若两个移位寄存器中的原始数据分别为 A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号 作用以后两个寄存器中的数据如何？ 这个电路完成什么功能？
4-3 已知维持阻塞结构D触发器各输入端的电压波形如图所示， 试画出Q、 Q端对应的电压波形。
D:
Q: Q:
4-4 设图4.4中各触发器的初始状态皆为Q=0，试画出在CP 信号连续作用下各触发器输出端的电压波形。
数字电路与逻辑设计_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
数字电路与逻辑设计_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.二进制并行加法器使用先行进位的主要目的是( )参考答案:提高运算速度2.关于四位二进制并行加法器74283，下面说法正确的是（）参考答案:它可以实现加法运算_它可以实现减法运算_它有9个输入端，5个输出端_它可以实现代码转换3.关于计数器74290，下面说法正确的是参考答案:其内部包含四个触发器_它可以实现模小于10的任意计数器_它可以实现8421码模10计数器4.将十进制数75.25转换成十六进制数为（）参考答案:4B.45.余3码10010101.10101000对应的二进制数为 ( )参考答案:111110.116.同步时序电路设计中，状态编码采用相邻编码法的目的是( )。
参考答案:减少电路中的逻辑门7.在正常工作时，3-8线译码器74138的使能端【图片】【图片】【图片】的值为( )参考答案:1008.相同功能的Moore型时序电路比Mealy型时序电路多一个状态，因此Moore型比Mealy型的时序电路多一个触发器。
参考答案:错误9.在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。
参考答案:错误10.组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。
参考答案:正确11.为了实现计数功能，集成寄存器74194的控制端S0S1可以是（）。
参考答案:01_1012.用逻辑代数公理、定理和规则可以证明【图片】。
参考答案:正确13.使用8路选择器实现4变量逻辑函数F(A,B,C,D),使用ABC作为控制变量，数据输入端D0-D7可能的值有( )。
参考答案:1_D14.带符号二进制数–00101的补码为（）参考答案:11101115.根据反演规则和对偶规则可写出逻辑函数【图片】的反函数【图片】=（），对偶函数【图片】=（）。
参考答案:；16.用卡诺图化简法求逻辑函数【图片】的最简与或表达式和最简或与表达式分别为（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1．将十进制数转换成等值的二进制数、十六进制数。
10 = 2= 162．10= 余3BCD= 8421BCD 3．16= 24．一位二进制数只有2个数，四位二进制数有个数；为计64个数，需要位二进制数。
5．二进制数2的等值八进制数是8。
6．二进制数2的等值十进制数是10。
7.欲对100个对象进行二进制编码，则至少需要位二进制数。
8.二进制数为000000~111111能代表个十进制整数。
9．为将信息码10110010配成奇校验码，其配奇位的逻辑值为；为将信息码01101101配成偶校验码，其配偶位的逻辑值为。
10．格雷码的特点是。
11．n变量函数的每一个最小项有个相领项。
12．当ij时，同一逻辑函数的两个最小项mimj＝。
2n113．n变量的逻辑函数，mi为最小项，则有mi＝。
i014．逻辑函数FABCD的反函数F＝。
15．逻辑函数FA(BC)的对偶函数F是。
16．多变量同或运算时，＝0，则xi＝0的个数必须为。
17．逻辑函数F(A,B,C)1C18. 逻辑函数F(A,B,C,D)( )。
19．逻辑函数F(A,B,C)(ABC)(ABC)的最简与或式为。
20．巳知函数的对偶式F(A,B,C,D)ABCDBC，则它的原函数F ＝。
* * * * * 21.正逻辑约定是、。
22．双极型三极管截止状态过渡到饱和状态所需的过渡时间称为时间，它时间和时间两部分组成，可用等式描述。
23．双极型三极管饱和状态过渡到截止状态所需的过渡时间称为时间，它时间和时间两部分组成，可用等式描述。
1。
AB的最小项表达式为F(A,B,C)＝m(1,2,3,4,8,10)(0,12,14)的最简与或式为F＝24．三极管反相器带灌电流负载时，负载电流的方向是从，此时反相器输出电平。
25．三极管反相器带拉电流负载时，负载电流的方向是从，此时反相器输出电平。
26．输入端的噪声容限说明。
噪声容限越大说明该门的。
27．TTL与非门的导通延迟时间用表示，是截止延迟时间。
平均传输延迟时间t pd = 。
28．两个OC门的输出端可以，后的输出F与F 1 、F 2 之间的逻辑关系是，并称这种连接的逻辑关系为逻辑。
29．三态门的输出有三种状态，分别为：态，态和态。
30．CMOS门电路的两种基本单元电路是：管和管串接的与管和管并接的。
31．ECL电路的抗干扰能力，其工作速度在各种集成电路中。
32．在TTL与CMOS、ECL电路连接问题上，为了保证电路能够正常工作，主要需解决的问题就是和问题。
*********************************33．组合电路在逻辑功能上的特点是：。
34．组合电路在电路结构上的特点是：。
35．触发器的基本性质是。
36．同步触发器和主从边沿触发器的根本区别在于，。
37．与非门组成的基本触发器具有记忆能力的根本原因是于。
38．JK触发器在任意状态下，为使次态为“0”，应使J，K＝。
39．T触发器是一种触发器，当T＝1时；T ＝0时。
40．主从触发器只在CP 沿改变状态，而维持阻塞触发器只在CP 沿改变状态。
同步触发器在CP ＝时均可改变状态。
******************************* 41．时序电路按时钟脉冲的驱动情况可以分成和两大类。
42．计数器是一种能的时序电路。
43．n位同步二进制加计数器的构成方法是：将n个无空翻的触发器分别接成触发器，使T＝，进位CO ＝，计数脉冲CP直接接触发器的CP端。
44．移存器的串入—并出功能可以实现。
45．设移位脉冲频率为1MHz，某串行码经16级移存器串入—串出后，其延时时间为。
二、选择题：21．等于10的8421BCD编码是。
A. B. C. D. 2．16等值二进制数是。
A. B. C. D. 3.若输入变量A，B全为1时，输出F=0，则其输出与输入的关系是( )。
A. 异或B. 同或C．与非 D. 或非 4. 在何种情况下，“或非”运算的结果是逻辑“0”。
( ) A．全部输入为“0”B．全部输入为“1”C. 任一输入为“0”，其他输入为“1”D. 任一输入为“1” 5. F1(2,3,4,8,9,10,14,15),F2ABCABCABCDABCACD,它们的逻辑关系是。
A. F1F2 B. F1F2C. F1F20和F2互为对偶式6.数字信号和模拟信号的不同之处是A. 数字信号在大小上不连续，时间上连续，而模拟信号则相反。
B. 数字信号在大小上连续，时间上不连续，而模拟信号则相反。
C. 数字信号在大小和时间上均不连续，而模拟信号则相反。
D. 数字信号在大小和时间上均连续，而模拟信号则相反。
7.已知F=ABCCD，选出下列可以肯定使F=0的情况：A. A=0,BC=1 =1,C=1B. C=1,D=0 =1,D=18.一四输入端与非门，使其输出为0的输入变量取值组合有种。
A. 15 B. 79．已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，判断是逻辑门的波形。
A.与非门 B.异或门 C.同或门 D.无法判断ABF10. 一个16选1的数据选择器，其地址输入端有( )。
A．1个 B. 2个C．4个D．8个11．摩尔型时序电路的输出( )．A．仅同当前外输入有关 B. 仅同电路内部状态有关C. 既与外输入也与内部状态有关D. 与外输入和内部状态都无关 12. n个触发器构成的扭环计数器中，无效状态有( )个。
A．n B．2n3C．2n1D．22nn13．一位842lBCD码计数器至少需要( )个触发器。
A．3 B．4 C．5 D．1014．时序逻辑电路中一定包含。
A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器15．集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F＝。
⊕BBABABUCCABAB三、分析设计题1．用代数法化简函数F＝A＋B＋CD＋ADB为最简与或表达式 2．将函数式F＝AB＋BC＋AC化为最小项表达式3．直接写出函数F＝A＋BCDE的对偶式F'，并用反演规则写出其反演式F 4．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式ABCD00011110111&F&001011111015．用卡诺图法化简为最简与或式F＝ABC＋AD＋D＋AC＋AD 6．用卡诺图法化简为最简与或式 F＝＋φ47．化简逻辑函数FABBDCDEAD 8．卡诺图法化简函数Y1(A,B,C,D)m(1,2,3,5,6,7,8,9,12,13)为最简与或式。
四、分析题1．CMOS线路图如图所示，写出F的逻辑式，说明它是何种门电路。
VDDAFB2．电路如图所示，试对应于A、B、C端的波形画出该电路的输出波形。
& A ▽ B AEN BB 1 ▽ EN C Y CY3．分析如下逻辑图，求出Y1 、Y2 的逻辑式，列出真值表，指出逻辑功能。
AB＝1&Y1Y24. 设A、B、C为逻辑变量，试回答：若已知A＋B=A＋C，则B=C，对吗？若已知AB=AC，则B=C，对吗？若已知ABAC 则B=C，对吗？ABAC5. TTL门电路组成图(a) (c)所示的电路。
试写出函数F1，F2，F3的逻辑表达式。
5AC1EN&F1AC1EN=1F2B(a)ABABC(c)&ENB(b)F3&EN五、分析设计题1.试分析图中所示组合逻辑电路，B、C为控制输入端，A3 A2 A1 A0为数据输入端。
说明该电路具有哪几种逻辑功能。
Y0=1&1&Y1=11&Y2=11&Y3=1111A0A1A2A3BC2．用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判，或一个裁判长和另一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮，表示此次举重成功，否则，就表示举重失败。
3．某组合逻辑电路如图所示，分析该电路实现的逻辑功能。
&MABC&O&P&Q&Y&N&R64．下图中片0－4均为译码器，指出当输入代码为A4 A3 A2 A1 A0=10101时，片0－3中的哪一片工作？该片中的哪一条输出线有效？ A 3 A 4A 0 A 1 A 2 E A 0 A 1片4Y 0 Y 1 Y 2 Y 3E A 0 A 1 A E A 0 A 1 A E A 0 A 1 A EA 0 A 1 A2 2 2 2片0 片1 片2 片3注：图中E为使能端5．分析用四选一数据选择器构成的电路，写出Y的最简与或式。
“1”I0I1I2I3S四选一A1 A0ABCCY 6．分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。
ABC＋5VY03－8Y1线Y2译Y3码Y4S1器Y5S2Y6S3Y7≥1F1≥1F277．用一个四选一数据选择器设计实现下述逻辑功能的组合电路。
A B 0 0 0 1 1 0 1 1 F 0 C I0I1I2I3S 四选一A1 A0YC 18．用8选1数据选择器实现逻辑函数F=。
SI0I1八I2选I3一I4I5I6I7A2 A1 A0Y9．试用下图所示的4选1数据选择器设计一组合电路。
从电路的输入端输入余3BCD码，输出为F。
当输入十进制数码0、2、4、5、7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。
I0 SI1Y I2I3A1 A0 Y10．用数据选择器组成的电路如图所示。
试写出该电路输出函数的逻辑表达式。
8四选一数据选择器\CD&\SI0I1I2I3A1A0YYAB六．分析设计题1．试画出如下逻辑电路的P端输出波形，要求对应CP 输入时钟和A输入波形画出输出波形P。
已知维持阻塞D触发器的初始状态为“1”。
ACPDQQ&PCPAP2．主从JK触发器组成的逻辑电路如下图所示，试对应CP波形画出Q的波形。
“1”“1”JKQQCPQ3．逻辑电路及CP、A的电压波形如下图所示，试画出Q 的波形。
9A＝1CPDQQCPAQ4．设TTL主从JK触发器的初态为“0”, 输入端的信号如图所示，画出输出端Q的波形。
CPJKQ5.已知维持阻塞D触发器组成的电路，输入端的信号如图所示。
写出Q端的表达式。
说明B端的作用。
画出输出端Q的波形。
\CPACPB&1DSDC1RDQQABQ七．分析设计题1．74LS161组成的时序逻辑电路如下图所示，请对应CP波形画出输出Q0 Q1 Q2 Q3的波形。
10Q3 Q2 Q1Q0CO1&Q3 Q2 Q1Q074LS161D3 D2 D1 D0LRdS1S2“1”“1”CP计数脉冲1CPQ0Q1Q2Q32345678910 2．用74LS195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的脉码序列及其循环周期。