(完整版)数电1-10章自测题及答案(2)
数电第2章作业答案
自我检测题解
题 2.1 答：TTL 与非门输入端采用多发射极管的主要作用是 速度快 。 题 2.2 答：TTL 与非门多余输入端的处理方法是 高电平或悬空或接电源或与其他输入 端并接 。 题 2.3 答：题 2.3 肖特基三极管是普通三极管集电结并联一个 肖特基二极管 （SBD） ，其正向压降较小容易导通。当三极管趋于深度饱和状态时，肖特基二极 管 分流 了三极管的一部分电流，使三极管工作在浅饱和状态。 题 2.4 答：TTL 与非门输出端采用推拉式输出的主要作用是 较强的负载能力 。 题 2.5 答：TTL 与非门的灌电流负载发生在输出低电平电平情况下，负载电流越大，则 输出电平越 高 。 题 2.6 答：门电路输入端个数称为门的 扇入 系数，门电路带同类门数量的多少称为门 扇出 系数。 题 2.7 答：TTL 三态门的三种可能的输出状态分别是 高电平 、 低电平 和 高阻态 。 题 2.8 答：在 TTL 三态门、OC 门、与非门和异或门电路中，能实现线与功能的门电路 有 OC 门，三态门 ，能实现总线连接方式的门电路有 三态门 。 题 2.9 答：CMOS 门电路与 TTL 门电路相比最大的优点是 低功耗 。 题 2.10 答：用工作速度来评价 TTL、ECL 和 CMOS 集成电路，速度快的集成电路依次 为 ECL；TTL；CMOS 。 题 2.11 答：用抗干扰能力来评价 TTL、ECL 和 CMOS 集成电路，抗干扰能力强的集成 电路依次为 CMOS；TTL；ECL 。 题 2.12 两输入异或电路的一输入端接地，另一输入端接信号，输出与输入的关系式 （A) F=A； （B) F=B； （C) F= A ； （D) F= B 。
(完整版)数字电路试题及参考答案
《数字电路》试卷及答案一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ A ）。
[A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X2、以下各电路中，（ B ）可以产生脉冲定时。
[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器3、下列逻辑电路中为时序逻辑电路的是（ C ）。
[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器4、同步时序电路和异步时序电路比较，其差异在于后者（ B ）。
[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关5、当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（ A ）。
[A] 触发器[B] 晶体管[C] MOS管[D] 电容6、能将输出端直接相接完成线与的电路有（ C ）。
[A] TTL与门[B] 或门[C] 三态门[D] 三极管非门7、TTL与非门的多余脚悬空等效于（ A ）。
[A] 1 [B] 0 [C] Vcc [D] Vee8、以下哪一条不是消除竟争冒险的措施（ B ）。
[A] 接入滤波电路[B] 利用触发器[C] 加入选通脉冲[D] 修改逻辑设计9、主从触发器的触发方式是（ D ）。
[A] CP=1 [B] CP上升沿[C] CP下降沿[D] 分两次处理10、组合型PLA是由（ A ）构成。
[A] 与门阵列和或门阵列[B] 一个计数器[C] 一个或阵列[D] 一个寄存器11、下列四个数中，最大的数是（ B ）。
[A] (AF)16[B] (001010000010)8421BCD[C] (10100000)2[D] (198)1012、触发器有两个稳态，存储8位二进制信息要（ B ）个触发器。
完整word版数字电子技术基础练习题及参考答案word文档良心出品
第一章数字电路基础第一部分基础知识一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C. 余三码D. 格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）B.（127）C.（FF）D.（255）1016 10 106．与十进制数（53.5）等值的数或代码为。
10 A.(0101 0011.0101) B.(35.8) C.(110101.1) D.(65.4)8 8421BCD1627．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期：数为)等值的7.与八进制数(438．8 B.(27.6) C.(27.011)3 ) D. (100111.11).A. (1001112162169. 常用的BCD码有。
码三 D.余421码格 B.雷码 C.8偶A.奇校验码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）比十进制数（18）小。
（）108）（。
1为应值上位验校的码验校奇1248在，时5数制进十送传当．6．7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t / T，则周期T越大占空比q越小。
（）w9．十进制数（9）比十六进制数（9）小。
数电习题解(1,2章)
数电习题解答(1,2章)第一章数制与码制(教材p17)题1.2 将下列二进制整数转换为等值的十进制数。
(3)(10010111)2=1×27+1×24+1×22+1×21+1×20=151题1.4 将下列二进制数转换为等值的十进制数。
(2)(110.101)2=1×22+1×21+1×2-1+1×2-3=6.625题1.4 将下列二进制数转换为等值的八进制数和十六进制数。
(3)(101100.110011)2=(54.63)8, (101100.110011)2=()16题1.6 将下列十六进制数转换为等值的二进制数。
(2)(3D.BE)16=(111101.10111110)2题1.8将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后8位有效数字。
(2) (0.251)10≈(0.01000000)2=(0.40)16题1.9将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后4位有效数字。
(1) (25.7)10≈(11001.1011)2=(19.B)16题1.10 写出下列二进制数的原码、反码和补码。
(2) (+00110)2(+00110)原=000110, (+00110)反=000110, (+00110)补=000110.(3) (-1101)2(-1101)原=11101, (-1101)反=10010, (-1101)补=10011.题1.11 写出下列带符号位二进制数(最高位为符号位)的反码和补码。
(2) (001010)2(3) (111011)2(001010)2反码: 001010 , (001010)2补码: 001010(111011)2反码:100100, (111011)2补码:100101题1.12 用8位的二进制数补码表示下列十进制数。
数字电子各章重点习题及答案
例1：分析 ：
Y= A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D3 Z=B’A’ + CB’A + C’BA’ + CBA
例2：分析 ：
Y1=m0+m2+m4+m6= C’B’A’ + C’BA’ + CB’A’ + CBA’ Y2=m1+m3+m5+m7= C’B’A + C’BA + CB’A + CBA
(a) (ABCDE)’ (b) (A+B+C+D+E)’ (c) (ABC)’+(DEF)’ (d) (A+B+C)’(D+E+F)’
10
以下扩展方式是否合适， 以下扩展方式是否合适，TTL门电路 门电路 TTL电路均不可。 电路均不可。 电路均不可
(a)
(d)同理 ，当二极管 同理 与门输入低电平时输出 不能保证低电平， 不能保证低电平，因为 二极管的电压偏移作用； 二极管的电压偏移作用；
1. 公式法 Z=C’B’A’D+C’B’AD+C’BA’+CB’A’D+CB’AD+CBA’D’ =C’B’D+C’BA’+CB’D+CBA’D’ AD 00 01 11 10 CB =B’D+C’BA’+BA’D’
00 1 1 1 1 1 1 1
此项可用
01
C’A’D代替 代替 2. K图法
11 10
数据选择器设计4 例3：用8选1数据选择器设计 ： 选 数据选择器设计 变量不一致电路。 变量不一致电路。
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
习题数电参考答案（终）
习题数电参考答案（终）第⼀章数字逻辑概论1.1 数字电路与数制信号1.1.1 试以表1.1.1所列的数字集成电路的分类为依据，指出下列IC器件属于何种集成度器件：（1）微处理器；（2）计数器；（3）加法器；（4）逻辑门；（5）4兆位存储器。
解：依照表1.1.1所⽰的分类，所列的五种器件：（1）、（5）属于⼤规模；（2）、（3）属于中规模；（4）属于⼩规模。
1.1.2⼀数字信号波形如图题1.1.2所⽰，试问该波形所代表的⼆进制数是什么？解：图题1.1.2所⽰的数字信号波形的左边为最⾼位（MSB），右边为最低位（LSB），低电平表⽰0，⾼电平表⽰1。
该波形所代表的⼆进制数为010110100。
1.1.3 试绘出下列⼆进制数的数字波形，设逻辑1的电压为5V，逻辑0的电压为0V。
（1）001100110011（2）0111010 （3）1111011101解：⽤低电平表⽰0，⾼电平表⽰1，左边为最⾼位，右边为最低位，题中所给的3个⼆进制数字的波形分别如图题1.1.3（a）、（b）、（c）所⽰，其中低电平为0V，⾼电平为5V。
1.1.4⼀周期性数字波形如图1.1.4所⽰，试计算：（1）周期；（2）频率；（3）占空⽐。
解：因为图题1.1.4所⽰为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms。
频率为周期的倒数，f=1/T=1/0.01s=100Hz。
占空⽐为⾼电平脉冲宽度与周期的百分⽐，q=1ms/10ms×100%=10%。
1.2 数制1.2.1 ⼀数字波形如图1.2.1所⽰，时钟频率为4kHz，试确定：（1）它所表⽰的⼆进制数；（2）串⾏⽅式传送8位数据所需要的时间；（3）以8位并⾏⽅式传送的数据时需要的时间。
解：该波形所代表的⼆进制数为00101100。
时钟周期T=1/f=1/4kHz=0.25ms。
串⾏⽅式传送数据时，每个时钟周期传送1位数据，因此，传送8位数据所需要的时间t=0.25ms×8=2ms。
数电课后答案康华光第五版(完整)
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42（2）127 （4）解：（2）（127）D=72-1=（）B-1=（1111111）B=（177）O=（7F）H （4）（）D=B=O=H二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33逻辑函数及其表示方法1.6.1在图题1. 中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)A B AB AB⊕=+（A⊕B）=AB+AB解：真值表如下由最右边2栏可知，A B⊕与AB+AB的真值表完全相同。
数电练习题
第一章数制和码制●和二进制数(1100110111.001)等值的十六进制数是( )(A)337.2 (B)637.2 (C)1467.1 (D)c37.4●若对全班29个同学以二进制代码编码表示，最少需要二进制的位数是( )(A)3 (B)4 (C)5 (D)6●［10101］2转换为十进制数是( )(A)11 (B)15 (C)21 (D)25●十进制数118对应的16进制数为( )(A)（76）16(B)（78）16(C)（E6）16(D)（74）16●已知二进制数01001010，其对应的十进制数为( )(A)48 (B)74 (C)106 (D)92●下列四个数中与十进制数（72）10相等的二进制数是( )(A)（01101000）2(B)（01001000）2(C)（01110010）2(D)（01001010）2●余三码1011对应的二进制码是( )(A)0011 (B) 1100 (C) 1000 (D) 0101●十进制数995.7对应的8421BCD码为( )(A) (1001 1001 0110.1110) (B) (1001 1001 0101.0111)(C) (0001 1001 1010.1110) (D) (1001 1001 1010.0111)●相邻两组编码只有一位不同的编码是( )(A)2421BCD码(B)8421BCD码(C)余3码(D)循环码●十进制数25用8421BCD码表示为( )(A) 10 101 (B) 0010 0101 (C) 100101 (D) 10101●作业：1.1 (1)(3)(5)(7)1.2(1)(3)(5)(7)1.5(1)(3)(5)(7)1.7(1)(3)(5)(7)1.8(5)(7)1.10(1)(2)(3)(4)1.11(1)(2)(3)(4)1.25(1)(3)●总结：1）各种进制之间的转换。
2）各种编码的特点。
数电习题各章汇总
数电习题各章汇总第一章练习1.［57.23］10=［］2（精度为1%）2.将下列数转换为十进制数：（101011.110）2＝［］10；（73.2）8＝［］10；（3E5.6D ）16＝［］10 3.将下列数转换为十进制数：（100011.1101）2＝［］10；（43.2）8＝［］10；（1E5. F ）16＝［］10 4.将下列数转换为十进制数：（101011.110）2＝［］；（103.2）8＝［］；（1E5.6D ）16＝［］ 5.［150.23］10=［］2（精度为1%） 6.请将下列各数按从大到小的顺序依次排列：（246）8；（165）10；（10100111）2；（A4）167.（2）（80.125）10=（）16。
8.将二进制数（101010）2转换称八、十、十六进制数。
（101010）2=（）8=（）10=（）16 9.［255.2］10＝［］8421BCD10.(257)10 = ( )2 = ( )16 = ( )8421BCD 11. ［10001000］2＝［］8421BCD 12.填空：已知［Ｘ］补＝10011001则［Ｘ］原＝［］Ｘ＝［］ 13.已知［Ｘ］补＝11001100则［Ｘ］原＝［］Ｘ＝［］14. 已知［Ｘ］补＝11111001则［Ｘ］原＝［］Ｘ＝［］15.指出下列逻辑函数中A ，B ，C 取哪些值时，F=1。
(1) C A AB C)B,F(A,+= (2) B)(A C B A C)B,F(A,++= .16.指出下列逻辑函数中A ，B ，C 取哪些值时，F=1。
(1) C A B A C)B,F(A,+= (2) C)(A C B A C)B,F(A,++=17.指出下列逻辑函数中A ，B ，C 取哪些值时，F=1。
(1) C A AB C)B,F(A,+= (2) B)(A C B A C)B,F(A,++=18.分析附图所示电路的逻辑功能，写出各逻辑函数表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7、1、 2、 3、 4、 5、6、7二进制数有0~9是个数码，进位关系为逢十进一。
格雷码为无权码，8421BCD 码为有权码。
一个n 位的二进制数，最高位的权值是 2A n+1。
十进制数证书转换为二进制数的方法是采用“除2取余法”。
二进制数转换为十进制数的方法是各位加权系之和。
对于二进制数负数，补码和反码相同。
有时也将模拟电路称为逻辑电路。
对于二进制数正数，原码、反码和补码都相同。
()(V ) (V ) (V ) (V ) ( ( (V () ) )) 10、余3BCD 码是用 3位二进制数表示- 位十进制数。
( )三、选择题1、在二进制技术系统中，每个变量的取值为( A )A 、0 和 1B 、0~7C 、 0~10D 、0~F2、二进制权值为( B )A 、10的幕B 、2的幕C 、8的幕D 、 16的幕3、连续变化的量称为( B )A 、数字量B 、模拟量C 、二进制量D 、16进制量4、十进制数 386的8421BCD 码为( B )A 、 0011 0111 0110B 、 00111000 0110C 、1000 1000 0110D 、0100 1000 01105、在下列数中，不是余 3BCD 码的是( C )A 、 1011B 、 0111C 、 0010D 、 10016、十进制数的权值为( D )A 、2的幕B 、8的幕C 、16的幕D 、10的幕负二进制数的补码等于原码B 、反码C 、原码加1( D 、反码加1第一章绪论一、填空题1根据集成度的不同，数字集成电路分位以下四类： 小规模集成电路、中规模集成电路、 大规模集成电路、超大规模集成电路。
2、 二进制数是以2为基数的计数体制，十六体制数是以 16为基数的计数体制。
3、 二进制数只有 0和1两个数码，其计数的基数是 2，加法运算的进位规则为 逢二进一。
4、 十进制数转换为二进制数的方法是：整数部分用 除2取余法，小数部分用乘2取整法， 十进制数23.75对应的二进制数为 10111.11。
5、二进制数转换为十进制数的方法是 各位加权系数之和，二进制数10110011对应的十进制 数为179。
6、 用8421BCD 码表示十进制时，则每位十进制数可用 四位二进制代码表示，其位权值从 高位到低位依次为 8、4、2、1。
7、 十进制数 25的二进制数是 11001，其对应的 8421BCD 码是00100101。
8、 负数补码和反码的关系式是： 补码=反码+1。
9、 二进制数 +1100101 的原码为 01100101，反码为 01100101，补码为 01100101。
-1100101 的原码为11100101，反码为10011010,补码为10011011。
10、 负数-35的二进制数是-100011，反码是1011100,补码是1011101。
二、判断题 9、)D8、算术运算的基础是 2、逻辑函数的五种表示方法是： 真值表、逻辑函数式、逻辑图、卡诺图、波形图。
3、 逻辑代数中的三条重要规则是 代入规则、反演规则、对偶规则。
4、 由n 个变量构成逻辑函数的全部最小项有2n 个，4变量卡诺图由16（ 24）个小方格组成。
5、 逻辑函数表达式有 标准与-或和标准或-与两种标准形式。
6、 最简与-或表达式的标准是： 与项个数最小、每个与响变量数最少。
7、 化简逻辑函数的主要方法有： 代数（公式）化简法、卡诺图（图形）化简法。
8、 最小项表达式又称 标准与-或表达式，最大项表达式又称为 标准或-与表达式。
二、判断题 1、 逻辑变量和逻辑函数的取值只有 0和1两种可能。
（V ）2、逻辑函数 Y= AB CD 的与-或表达式是Y=（A+B ）（C+D ）。
（ X ）3、逻辑函数 Y=A+BC 又可写成 Y= （A+B ） （A+C ）。
（ V ） 4、 用卡诺图化简逻辑函数时，合并相邻项的个数为偶数个最小项。
（X ）5、 逻辑函数 Y 最小项表达式中缺少的编号就是逻辑函数 Y 最大项的编号。
（V ） 6、实现逻辑函数 Y= AB CD可用一个4输入或门。
(V )7、与非门的逻辑功能是： 输入有 0时，输出为0;只有输入都为 1，输出才为1。
（ X ）8、当 X • Y=1+Y 时，则 X=1、 丫=1。
(V )三、选择题1、标准与-或表达式是(B )A 、与项相或的表达式B 、最小项相或的表达式C 、最大项相与的表达式D 、或项相与的表达式2、标准或-与表达式是(C )A 、与项相或的表达式B 、最小项相或的表达式C 、最大项相与的表达式D 、或项相与的表达式3、 一个输入为 A 、B 的两输入端与非门，为保证输出低电平，要求输入为（ D ） A 、A=1、B=0 B 、A=0、B=1 C 、A=0、B=0D 、A=1、B=14、 要使输入为 A 、B 的两输入 或门输出低电平，要求输入为 （C ）A 、加法运算B 、减法运算 9、 二进制数-1011的补码是 A 、 00100B 、 0010110、 二进制数最高有效位（MSB ） A 、最大权值 B 、最小权值 第二章逻辑代数基础一、填空题逻辑代数中三种最基本的逻辑运算是C 、乘法运算D 、 除法运算C 、 10100D 、 10101的含义是C 、主要有效位D 、 中间权值1、 与运算、或运算、 非运算。
（B ） A 、两个( D( AA、A=1、B=0B、A=0、B=1C、A=0、B=0D、A=1、B=15、n个变量的逻辑函数全部最大项有(C )A、n个B、2n 个C、2n个D、2n-1个6、实现逻辑函数丫AB CD需用与非门B、三个与非门C、两个或非门D、三个或非门第三章集成逻辑门电路一、填空题1在数字逻辑电路中，三极管工作在饱和状态和截止状态。
2、和TTL门电路相比，CMOS门电路的优点为静态功耗小、噪声容限大、输入电阻高。
3、TTL与非门输出低电平时，带灌电流负载，输出高电平时，带拉电流负载。
4、三态输出门输出的三个状态分别为高阻、高电平、低电平。
5、和TTL门电路相比，I2L门电路的主要优点是集成度高、功耗小、品质因数好。
6、某TTL与非门的延迟时间t PLH=15ns、t PHL=10ns，输出信号为占空比q=50%的方波，则该方波的频率不得高于40MHZ。
7、TTL与非门多余输入端的连接方法为接高电平（或V cc）、悬空、和有用输入端并接。
8、TTL或非门多余输入端的连接方法为接地（低电平），和有用输入端并接。
9、漏极开路门（OD门）使用时，输出端与电源之间应外接负载电阻。
10、HCMOS系列门电路的工作速度与TTL门电路的74LS系列相当，CT74HCT系列能与TTL门电路相互兼容。
二、判断题1、二输入端与非门的一个输入端接高电平时，可构成反相器。
（V ）2、异或门一个输入端接高电平时，可构成反相器。
（V ）3、同或门一个输入端接低电平时，可构成反相器。
（V ）4、二输入端或非门的一个输入端接低电平时，可构成反相器。
（V ）5、C MOS与非门输入端悬空时，相当于输入高电平。
（）6、与非门输出低电平时，接拉电流负载。
（）7、E CL门电路的工作频率比其他集成电路都高。
（V ）8、多个集电极开路门（OC门）输出端并联且通过电阻接电源时，可实现线与。
（V ）9、C MOS传输门可输出高阻、高电平、低电平。
（V ）10、电源电压相同时，TTL与非门的抗干扰能力比CMOS与非门强。
（）三、选择题1、二输入端的与门一个输入端高电平，另一个输入信号时，则输出与输入信号的关系是（A ）A、同相B、反相C、高电平D、低电平2、TTL与非门带同类门电路灌电流负载个数增多时，其输出低电平（B ）A、不变B、上升C、下降3、要使输出的数字信号和输入的反相，应采用（ C ）A、与门B、或门C、非门D、传输门4、异或门一个输入端接高电平，另一个输入信号时，则输出与输入信号的关系是（D ）A、高电平B、低电平C、同相D、反相5、二输入端的或门一个输入端接低电平，另一个输入端接入脉冲信号时，则输出与输入信号的关系是（A ）A、同相B、反相C、高电平D、低电平6、已知输入A、B和输出Y的波形如图3.1所示，能实现此波形的门电路是（D ）A、与非门B、或非门C、异或门D、同或门7、已知输入A、B和输出Y的波形图如图3.2所示，能实现此波形的门电路是 (C)A、与非门B、或非门C、异或门D、同或门8、、已知输入A、B和输出Y的波形图如图3.3所示，能实现此波形的门电路是 (A)A、与非门B、或非门C、异或门D、同或门第四章组合逻辑电路一、填空题1组合逻辑电路的特点是输出状态只与输入信号有关，和电路原有状态无关，其基本单元电路是门电路。
2、编码器是对输入信号进行编码的电路，优先编码器只对优先级别最高的输入信号进行编码。
3、输入3位二进制代码的二进制译码器应有8个输出端，共输出8个最小项。
如用输出低电平有效的3线-8线译码器实现3个逻辑函数时，需用3个与非门。
4、8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有8个最小项。
5、数据选择器只能用来实现单输出逻辑函数，而二进制译码器不但可用来实现单输出逻辑函数，而且还可以用来实现多输出逻辑函数。
6、8位二进制串行进位加法器由8个全加器组成，可完成8位二进制数相加。
7、数值比较器的功能是用以比较两组二进制数的大小或相等的电路，当输入二进制数A= 1111和B=1101时，则它们比较的结果为A>B。
8、4线-七段译码器/驱动器输出高电平有效时，用来驱动共阴极数码管；如输出低电平有效时，用来驱动共阳极数码管。
9、分析组合逻辑电路时，一般根据逻辑图写出输出逻辑函数表达式；设计组合逻辑电路时，根据设计列出真值表（功能表），再写出输出逻辑函数表达式。
10、在组合逻辑电路中，消除竞争冒险现象主要方法有加选通脉冲、输出端并接滤波电路、修改设计增加冗余项。
二、判断题1、组合逻辑电路全部由门电路组成。
（V）2、组合逻辑电路只有多输出端，没有单输出端的。
（）3、优先编码器只对多个输出编码信号中优先权最高的信号进行编码（V ）4、译码器的作用就是将输入的代码译成特定信号输出。
（V ）5、显示译码器主要由编码器和驱动电路组成。
（V ）6、全加器只能用于对两个1位二进制数相加。
（）7、数据选择器根据地址码的不同从多路输入数据中选择其中一路数据输出。
（V ）8、数值比较器是用于比较两组二进制数大小的电路。
（）9、加法器是用于对两组二进制进行比较的电路。
（）10、组合逻辑电路在没有竞争时会产生冒险。
（）三、选择题1、分析组合逻辑电路的目的是要得到（B ）A、逻辑电路图B、逻辑电路的功能C、逻辑函数式D、逻辑电路的真值表2、设计组合逻辑电路的目的是要得到（A ）A、逻辑电路图B、逻辑电路的功能C、逻辑函数式D、逻辑电路的真值表3、二-十进制编码器的输入编码信号应有（D ）A、2 个B、4 个C、8 个D、10 个4、和4位串行进位加法器相比，使用4位超前进位加法器的目的是（B ）A、完成4位加法运算B、提高加法运算速度C、完成串并行加法运算D、完成加法运算自动进位5、将一个输入数据送到多路输出指定通道上的电路是（A ）A、数据分配器B、数据选择器C、数据比较器D、编码器6、从多个输入数据中其中一个输出的电路是（B ）A、数据分配器B、数据选择器C、数据比较器D、编码器7、4线-10线译码器如输入状态只有丫2=0,其余输出均为1,则它的输入状态为（C ）A、0011B、1000C、0010D、1001 8、为使3线-8线译码器CT74LS138能正常工作，使能端ST A ST B ST C的电平应取（C ）A、111B、011C、100D、1019、能对二进制数进行比较的电路是（A ）A、数据比较器B、数据分配器C、数据选择器D、编码器10、输入n位二进制代码的二进制译码其，输出端个数为（C ）A、n2个C、2n个D、2n 个第五章集成触发器一、填空题1触发器有两个互补输出端Q和Q ,当Q=0、Q=1时，触发器处于0状态；当Q=1、Q=0时，触发器处于1状态，可见，触发器的状态是指Q端的状态。