第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的
《操作系统》习题集参考答案:第3章 存储管理

第 3 章 存储管理
32. B 33. D 34. B 35. C //无论用什么页面置换算法,每种页面第一次访问时不可能在内在中,必然发生缺 页,所以缺页次数大于等于 n(本注:也可能小于 n(此题有疑问! ) ) 36. A 37. C 38. A 39. D 40. D 41. D //(本注)在缺页处理过程中,操作系统会修改页表(如页表项中“有效位” ) ,磁 盘 I/O(从磁盘交换区调入页面)并分配页框。 42. B //(本注)因为中断是由执行指令自己产生的,因不在物理内存中而无法执行,故 中断返回时,就重新执行被中断的那条指令。 43. D // //LRU 和 OPT 永远不会出现 Belady 现象
2.
第 4 页 共 12 页
2012-11、2013-4、2014-6 北理珠“操作系统”课题组
《操作系统》习题集参考答案
第 3 章 存储管理
(引自《现代操作系统》P133)
3. 1) 2) 3) 4. 由于逻辑地址中低 10 位为页内偏移量,所以每页的大小=210 个字节 由于逻辑地址高 6 位为页号,所以共有 26 个页面 由于逻辑地址共有 16 位,所以一个作业最大的使用空间是 216 个字节 在页表中,逻辑页(0,1,2,3)对应物理帧(3,4、6,8) ,页面大小 L 为 1024 字节。 1) 逻辑地址 A1=2100 页号:P1=2100\1024=2,对应的物理帧号:6 页内偏移量:W1=2100%1024=52 A1 的物理地址 E1=6*1024+52=6196 2) 逻辑地址 A2=3100 页号:P2=3100\1024=3,对应的物理帧号:8 页内偏移量:W2=3100%1024=28 A2 的物理地址 E2=8*1024+28=8220
第3章 存储器系统 题库和答案

第3章存储器系统题库和答案第3章存储器系统一.选择题1.计算机工作中只读不写的存储器是( )。
(A) DRAM (B) ROM (C) SRAM (D) EEPROM2.下面关于主存储器(也称为内存)的叙述中,不正确的是( )。
(A) 当前正在执行的指令与数据都必须存放在主存储器内,否则处理器不能进行处理(B) 存储器的读、写操作,一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看,cache(高速缓存)也是主存储器3.CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。
(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4.存取周期是指( )。
(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5.下面的说法中,( )是正确的。
(A) EPROM是不能改写的 (B) EPROM是可改写的,所以也是一种读写存储器(C) EPROM是可改写的,但它不能作为读写存储器 (D) EPROM只能改写一次 6.主存和CPU之间增加高速缓存的目的是( )。
(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量,又提高存取速度 (D) 增强CPU的运算能力 7.采用虚拟存储器的目的是( )。
(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8.某数据段位于以70000起始的存储区,若该段的长度为64KB,其末地址是( )。
(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9.微机系统中的存储器可分为四级,其中存储容量最大的是( )。
(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10.下面的说法中,( )是正确的。
数字逻辑与计算机组成原理:第三章 存储器系统(1)

A3 0
字线
地0 A2 0 址
译
A1
0码 器
A0 0
15
读 / 写选通
… …
…
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0
…
7 位线
读/写控制电路
D0
… D7
(2) 重合法(双译码方式)
0 A4
0,00
…
0 A3
阵
A2
译
0码
31,0
…
A1
器 X 31
0 A0
… …
或低表示存储的是1或0。 T5和T6是两个门控管,读写操作时,两管需导通。
六管存储单元
保持
字驱动线处于低电位时,T5、T6 截止, 切断了两根位线与触发器之间的 联系。
六管存储单元
单译码方式
读出时: 字线接通 1)位线1和位线2上加高电平; 2)若存储元原存0,A点为低电
平,B点为高电平,位线2无电 流,读出0。
3)若存储元原存1,A点为高电 平,B点为低电平,位线2有电
流,读出1。
静态 RAM 基本电路的 读 操作(双译码方式)
位线A1
A T1 ~ T4 B
位线2
T5
行地址选择
T6
行选
T5、T6 开
列选
T7、T8 开
T7
T8
读选择有效
列地址选择 写放大器
写放大器
VA
T6
读放
读放
DOUT
T8 DOUT
DIN
1.主存与CPU的连接
是由总线支持的; 总线包括数据总线、地址总线和控制总线; CPU通过使用MAR(存储器地址寄存器)和MDR(存储
第3章 存储管理习题及答案

动态分区示例(之一)
解答
动态分区示例(之二)
解答
动态分区示例(之三)
解答
动态分区示例(之四)
解答
动态分区示例(之五)
题目3:
考虑一个简单分页系统,其 物理存储器大小为232字节, 页大小为210字节,逻辑地址 空间分为216个页。
解答:
b. FIFO替换策略。命中率=17/33,即缺页中断率。
1 0 2 2 1 7 6 7 0 1 2 0 3 0 4 5 1 5 2 4 5 6 7 6 7 2 4 2 7 3 3 2 3 一 1 1 1 1 1 1 6 6 6 6 6 6 6 6 4 4 4 4 4 4 4 6 6 6 6 6 6 6 6 6 6 2 2 二 三 0 0 0 0 0 0 0 0 1 1 1 1 1 1 5 5 5 5 5 5 5 7 7 7 7 7 7 7 7 7 7 7 2 2 2 2 2 2 2 2 2 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 4 4 4 4 4 4 4
– 8位指针,共28=256个块号 – 最多可装入256个进程同时 运行。
固定分区示例
题目2:
如果使用动态分区方案,下图所示为在某个给定的时间点的内存配置:
阴影部分为已经被分配的块;空白部分为空闲块。接下来的三个内存需求 分别为: 40MB20MB10MB 分别使用如下几种放置算法,指出给这三个需求分配的块的起始地址。
下列虚拟地址对应于哪个物理地址?
I. II. III. 1052 2221 5499
解答:
虚拟地址物理地址
I.
I. II. III. IV.
操作系统第三章存储管理期末测试复习题及答案

操作系统第三章存储管理期末测试复习题及答案1、内存管理的主要目的是()A.方便用户B.增加内存物理容量C.方便用户和提高内存利用率D.提高内存利用率正确答案:C2、关于内存管理,下列叙述中正确的是()A.内存保护的目的是限制内存的分配B.若内存为M、用户数量为N,则分时系统中每个用户占用M/N 的内存空间C.在虚拟内存系统中,只要磁盘空间无限大,进程就能拥有任意大的地址空间D.实现虚拟内存管理必须有相应的硬件的支持正确答案:D3、为保证进程空间不被非法访问,内存保护由()完成A.操作系统独立完成B.硬件机构独立完成C.操作系统和硬件机构合作完成D.操作系统或硬件机构独立完成正确答案:C4、为了进程在内存中改变了位置后仍能正确执行,则应采用( )技术。
A.静态重定位B.动态重定位C.编译或汇编D.静态链接正确答案:B5、运行时重定位的缺点是()。
A.进程无法在内存中移动B.进程必须连续存储C.不利于代码共享D.同一逻辑地址,可能需要多次转换为物理地址正确答案:D6、不适合多道程序设计的存储管理技术是()A.单一连续分配B.固定分区分配C.可变式分区分配D.分页存储管理正确答案:A7、可变式分区存储管理中,实施拼接技术的目的是()A.集中空闲分区B.增加物理内存C.缩短访问时间D.简化分配算法正确答案:A8、某动态分区存储管理系统,用户可用内存容量为55MB(初始为空闲)。
若采用最佳适配算法,分配和释放的顺序为:分配15MB,分配30MB,释放15MB,分配8MB,分配6MB,则内存中最大空闲分区的大小是()A.7MBB.9MBC.10MBD.11MB9、若在动态分区中,采用首次适应算法,则空闲分区()A.按大小递减顺序连在一起B.按大小递增顺序连在一起C.按地址由小到大排列D.按地址由大到小排列正确答案:C10、对于动态分区,下列说法错误的是()A.碎片是分区之外的“外零头”B.碎片可以通过“紧凑”技术来消除C.碎片是内存中非常小的无法利用的空闲区D.碎片是产生于分区之内的“内零头”正确答案:D11、若在动态分区中,采用最坏适应分配算法,则空闲分区 ( )。
以下习题来自《计算机系统结构》第七章 存储体系。

以下习题来自《计算机系统结构》第七章存储体系。
7.1解释下列术语直接映像:每个主存地址映像到Cache中的一个指定地质的方式称为直接映像。
全相联映像:任何主存地址可映像到任何Cache地址的方式称为全相联映像。
组相联映像:组相联映像指的是将存储空间的页面分成若干组,各组之间是直接映像,而组内各块之间是全相联映像。
全写法:全写法也称直达法,即写操作将数据同时写入Cache和缓存。
写回法:写Cache时不写主存,仅当被写Cache数据块要被替换出去时才写回主存。
虚拟存储器:虚拟存储器是主存的扩展,当主存的容量不能满足要求时,数据可存放在外存中,在程序中仍然按地址访问外存空间。
大小取决于计算机的访存能力。
段式管理:把主存按段分配的存储管理方式称为段式管理。
页式管理:把虚拟存储空间和实际存储空间等分成固定大小的页,各虚拟页可装入主存中不同的实际页面位置。
段页式管理:段页式管理式段式管理和页式管理的结合,他将存储空间按逻辑模块分成段,每段又分成若干个页,访存通过一个段表和若干个页表进行。
段的长度必须是页的长度的整数倍,段的起点必须是某一页的起点。
快表:为了提高页表中常用项的访问速度,采用快速硬件构成的比全表小的多的部分表格。
慢表:存放在主存中的整个页表。
高速缓存:高速缓冲存储器是位于CPU和主存之间的高层存储子系统。
时间局部性:如果一个存储项被访问,则可能该项会很快再次被访问。
空间局部性:如果一个存储项被访问,则该项及其邻近的相也可能很快被访问。
段表:在对虚拟内存进行管理时,系统中用于指明各段在主存中的位置的表,表中包括段名或段号、段起点、装入位和段长等。
页表:在对虚拟内存进行管理时,系统中用于指明各页在主存中的位置的表,表中包括页号、每页在主存中的起始位置、表示该页是否已装入主存的装入位等。
块表:存储系统中的一个用于解决块和页的定位、标志、和寻址问题的表。
7.2 有人认为,随着存储器芯片集成度的提高,主存的容量将越来越大,虚拟存贮器将被淘汰,未来的计算机中将不采用虚拟存储器。
第三章习题参考答案
第三章习题参考答案一、填空题1、指令格式是由操作码和操作数所组成,也可能仅由操作码组成。
2、若用传送指令访问MCS-51的程序存储器,它的操作码助记符应为MOVC 。
3、若用传送指令访问MCS-51的片内数据存储器,它的操作码助记符应为MOV 。
4、若访问MCS-51的片外数据存储器,它的操作码助记符应为MOVX 。
5、累加器(A)=80H,执行完指令ADD A,#83H后,进位位C= 1 。
6、执行ANL A,#0FH指令后,累加器A的高4位= 0000 。
7、JZ rel的操作码地址为1000H,rel=20H,它的转移目的地址为1022H 。
8、JBC 00H,rel 操作码的地址为2000H,rel=70H,它的转移目的地址为2073H 。
9、累加器(A)=7EH,(20H)= #04H,MCS-51执行完ADD A,20H指令后PSW.0= 0 。
10、MOV PSW,#10H是将MCS-51的工作寄存器置为第 2 组。
11、指令LCALL 37B0H,首地址在2000H,所完成的操作是2003H 入栈,37B0H →PC。
12、MOVX A,@DPTR源操作数寻址方式为寄存器间接寻址。
13、ORL A,#0F0H是将A的高4位置1,而低4位保持不变。
14、SJMP rel的指令操作码地址为0050H,rel=65H,那么它的转移目标地址为 00B7H 。
15、设DPTR=2000H,(A)=80H,则MOVC A,@A+DPTR的操作数的实际地址为2080H 。
16、MOV C,20H源寻址方式为位寻址。
17、在直接寻址方式中,只能使用8 位二进制数作为直接地址,因此其寻址对象只限于片内RAM 。
18、在寄存器间接寻址方式中,其“间接”体现在指令中寄存器的内容不是操作数,而是操作数的地址。
19、在变址寻址方式中,以 A 作变址寄存器,以PC 或DPTR 作基址寄存器。
20、假定累加器A中的内容为30H,执行指令1000H:MOVC A,@A+PC后,把程序存储器1031H 单元的内容送入累加器A中。
第三章习题与思考题参考答案
习题与思考题3-8 按要求写出相应的指令。
(1)把寄存器R6的内容送到累加器A中。
(2)把外部RAM 1000H单元的内容传送到内部RAM 30H单元中。
(3)清除内部RAM 3FH 单元的高4位。
(4)使累加器A的最低位置1。
(5)清除进位位。
(6)使ACC.4和ACC.5置1。
(7)把外部ROM 2000H单元中的内容送到内部RAM的20H单元中。
(8)把外部ROM 2000H单元中的内容送到外部RAM的3000H单元中。
答案:(1)MOV A,R6(2)MOV DPTR,#1000HMOVX A,@DPTRMOV R0,#30HMOV @R0,A(3)ANL 3FH,#0FH(4)ORL A,#01H(5)CLR C(6)ORL A,#30H(7)CLR AMOV DPTR,#2000HMOVC A,@A+DPTRMOV 20H,A(8)CLR AMOV DPTR,#2000HMOVC A,@A+DPTRMOV DPTR,#3000HMOVX @DPTR,A3-10 编写程序段完成如下要求。
(1)将寄存器R0中的内容乘以10(积小于256)。
(2)将片内RAM 30H单元开始的15个字节的数据传送到片外RAM 3000H开始的单元中。
(3)将片外RAM 2000H开始的5个字节的数据传送到片内RAM 20H开始的单元中。
(4)有10个字节的二进制数存放在片内RAM以40H开始的单元内,编程找出其中的最大值并存于内部50H单元中。
(5)将片外RAM空间2000H~200AH中的数据的高4位变零,低4位不变,原址存放。
(6)将外部RAM 2040H单元的内容与3040H单元的内容互换。
答案:(1) MOV B,#0AHMOV A,R0MUL ABMOV R0,A(2) ORG 0000HMOV R0,#30HMOV DPTR,#3000HMOV R7,#0FHLOOP: MOV A,@R0MOVX @DPRT,AINC R0INC DPTRDJNZ R7,LOOPSJMP $END(3) MOV DPTR,#2000HMOV R0,#20HMOV R7,#05HLOOP: MOVX A,@DPTRMOV @R0,AINC R0INC DPTRDJNZ R7,LOOPEND(4) ORG 0000HMOV A,40H;A寄存器放最大值,且初始化最大值(默认第一个数)MOV R3,#09H;比较次数MOV R0,#41HSTART: CJNE A,@R0,LOOPLOOP: JNC LOOP1;如果比A小,则跳转到LOOP1MOV A,@R0;如果比A大,则更新A的值LOOP1: INC R0DJNZ R3 STARTMOV 50H,ASJMP $END(5) MOV DPTR,#20000HMOV R1,#0BHLOOP: MOVX A,@DPTRANL A,#0FHMOVX @DPTR,AINC DPTRDJNZ R1,LOOPSJMP $(6) MOV DPTR,#2040HMOVX A,@DPTRMOV R0,#20HMOV @R0,AMOV DPTR,#3040HMOVX A,@DPTRXCH @R0,AMOVX @DPTR AMOV A,@R0MOV DPTR,#2040HMOVX @DPTR,A3-15 设有一带符号的十六位数以补码形式存放在R2、R3寄存器中,试编制求其原码的程序。
测试2答案--存储系统
某台计算机的内存储器设置有32位的地址线,16位并行数据输入/输出端,它的最大存储容量是(⑴)。
解:最大存储量为232×16位某SRAM的单元存放有一个数据如3CH,CPU将它读取后,该单元的内容是(⑵)。
解:3CH 只要不断电,静态RAM的数据就不会丢失三级存储系统是由(⑶)、主存储器和(⑷)构成。
解:Cache、辅(外)存一个具有8KB直接映像Cache的32位计算机系统,主存容量为32MB,假定该Cache中块的大小为4个32位字。
主存地址中区号(⑸)位,块号(⑹)位,块内地址(⑺)位。
主存地址为ABCDEF16的单元在Cache中的位置是(⑻)。
解:区号:32MB/8KB=4K,12位块号:8KB/4*4B=512,9位块内地址:4*32/8=16,4位(字节地址)主存地址为ABCDEF16的单元在Cache中的位置是0 1101 1110 1111,即DEF16主存容量为4MB,虚存容量为1GB,则虚拟地址(⑼)位,物理地址(⑽)位,若页面大小为4KB,则页表长度是(⑾)。
解:1GB=230,虚拟地址30位;4MB=222,物理地址22位主存有4MB/4KB=1024页,虚存容量为1GB,可有1GB/4KB=256*1024页,页表长度218=256k 地址线A15~A0(低),若选取用16K×1存储芯片构成64KB存储器,则应由地址码(⑿)译码产生片选信号。
解:用16K×1芯片构成64KB的存储器,需要的芯片数量为:(64K×8)/(16K×1)=32,每8片一组分成4组,每组按位扩展方式组成一个16K×8位的模块,4个模块按字扩展方式构成64KB的存储器。
存储器的容量为64K=216,需要16位地址,选用A15-A0为地址线;每个模块的容量为16K=214需要14位地址,选用A13-A0为每个模块提供地址;A15、A14通过2-4译码器对4个模块进行片选。
第3章习题答案
习题31. Cache-主存存储系统和主存-辅存存储系统有何不同?2. SRAM和DRAM的主要差别是什么?3. 假设某存储器具有32位地址线和32位数据线,请问:(1)该存储器能存储多少个字节的信息?(2)如果存储器由1M×8位SRAM芯片组成,需要多少片?4. 某32位计算机系统采用半导体存储器,其地址码是32位,若使用4M×8位的DRAM 芯片组成64MB主存,并采用内存条的形式,问:(1)若每个内存条为4M×32位,共需要多少内存条?(2)每个内存条内共有多少片DRAM芯片?(3)主存需要多少DRAM芯片?5. 一个512K×16的存储器,由64K×1的2164 DRAM芯片构成(芯片内是4个128×128结构),问:(1)共需要多少个DRAM芯片?(2)若采用分散式刷新方式,单元刷新间隔不超过2ms,则刷新信号的周期是多少?(3)若采用集中式刷新方式,读写周期为0.1μs,存储器刷新一遍最少用多少时间?6. 某主存系统中,其地址空间0000H~1FFFH为ROM区域,ROM芯片为8K×8位,从地址6000H开始,用8K×4位的SRAM芯片组成一个16K×8位的RAM区域,假设RAM芯片有和信号控制端。
CPU地址总线为A15~A0,数据总线为D7~D0,读/写控制信号为R/,访存允许信号为,要求:(1)写出地址译码方案;(2)画出主存与CPU的连接图。
7. 设主存储器容量为64M字,字长为64位,模块数m=8,分别用顺序方式和交叉方式进行组织。
主存储器的存储周期T=100ns,数据总线宽度为64位,总线传送周期τ=50ns。
若按地址顺序连续读取16个字,问顺序存储器和交叉存储器的带宽各是多少?8. 设某计算机访问一次主存储器的时间如下:传送地址需1个时钟周期,读/写需4个时钟周期,数据传送1个时钟周期,采用下述主存结构按地址顺序连续读取16个字的数据块,各需多少时钟周期?(1)单字宽主存,一次只能读/写1个字。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第三章存储系统习题参考答案
1.有一个具有20位地址和32位字长的存储器,问:
(1)该存储器能存储多少个字节的信息?
(2)如果存储器由512K×8位SRAM芯片组成,需要多少芯片?
(3)需要多少位地址作芯片选择?
解:(1)∵ 220= 1M,∴ 该存储器能存储的信息为:1M×32/8=4MB (2)(1000/512)×(32/8)= 8(片)
(3)需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问:(1)每个模块板为16M×64位,共需几个模块板?
(2)个模块板内共有多少DRAM芯片?
(3)主存共需多少DRAM芯片? CPU如何选择各模块板?
解:(1). 共需模块板数为m:
m=÷224=4(块)
(2). 每个模块板内有DRAM芯片数为n:
n=(224/222) ×(64/8)=32 (片)
(3) 主存共需DRAM芯片为:4×32=128 (片)
每个模块板有32片DRAM芯片,容量为16M×64位,需24根地址线(A23~A0)完成模块板内存储单元寻址。
一共有4块模块板,采用2根高位地址线(A25~A24),通过2:4译码器译码产生片选信号对各模块板进行选择。
3.用16K×8位的DRAM芯片组成64K×32位存储器,要求:
(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷
新一遍所需的实际刷新时间是多少?
解:(1)组成64K×32位存储器需存储芯片数为
N=(64K/16K)×(32位/8位)=16(片)
每4片组成16K×32位的存储区,有A13-A0作为片内地址,用A15 A14经2:4译码器产生片选信号,逻辑框图如下所示:
(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。
设16K×8位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步刷新的间隔时间为:
则两次刷新的最大时间间隔发生的示意图如下
可见,两次刷新的最大时间间隔为tmax
tmax=15.5-0.5=15 (μS)
对全部存储单元刷新一遍所需时间为t R
t R =0.5×128=64 (μS)
7.某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。
现在再用一个RAM芯片(8K×8)
形成40K×16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。
CPU
的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/(读/写),(访存),要求:(1)画出地址译码方案。
(2)将ROM与RAM同CPU连接。
解:(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K×8位)的EPROM作为ROM区;10片的8K×8位RAM片组成40K×16位的RAM区。
27128需14位片内地址,而RAM需13位
片内地址,故可用A15-A13三位高地址经译码产生片选信号,方案如下:
(2)
8.存储器容量为64M,字长64位,模块数m = 8,分别用顺序方式和交叉方式进行组织。
存储周期T = 100ns,数据总线宽度为64位,总线周期τ= 50ns .问顺序存储器和交叉存储器的带宽各是多少?
解:信息总量: q = 64位×8 =512位
顺序存储器和交叉存储器读出8个字的时间分别是:
t2 = m T = 8×100ns =8×10 (s)
t1 = T + (m - 1)= 100 + 7×50 = 4.5 ×10 (s)
顺序存储器带宽是:
W2 = q / t2 = 512÷(8×10 )= 64 ×10(位/ S)
交叉存储器带宽是:
W1 = q / t1 = 512÷(4.5 ×10)= 113.8 ×10(位/ S)
9. CPU执行一段程序时, cache完成存取的次数为2420次,主存完成存取的次数为80次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。
解:先求命中率h
h=nc/(nc +nm )=2420÷(2420+80)=0.968
则平均访问时间为ta
ta=0.968×40+(1-0.968) ×240=46.4(ns)
r =240÷40=6
cache/主存系统的效率为e
e=1/[r+(1-r)×0.968]=86.2%
10.已知Cache存储周期40ns,主存存储周期200ns,Cache/主存系统平均访问时间为50ns,求Cache的命中率是多少?
解:∵ ta = tc× h +tr×(1-h)
∴ h =(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.94
11.主存容量为4MB,虚存容量为1GB,则虚存地址和物理地址各为多少位?如页面大小为4KB,则页表长度是多少?
解:已知主存容量为4MB,虚存容量为1GB
∵ =4M ∴物理地址为22位
又∵ =1G ∴虚拟地址为30位
页表长度为1GB÷4KB=230÷212=218=256K
14.假设主存只有a,b,c三个页框,组成a进c出的FIFO队列,进程访问页面的序列是
0,1,2.4,2,3,0,2,1.3,2号。
用列表法求采用LRU替换策略时的命中率。
解:
∴命中率为
15.从下列有关存储器的描述中,选择出正确的答案:
A.多体交叉存储主要解决扩充容量问题;
B.访问存储器的请求是由CPU发出的;
C. Cache与主存统一编址,即主存空间的某一部分属于Cache;
D. Cache的功能全由硬件实现。
解: D
16.从下列有关存储器的描述中,选择出正确的答案:
A.在虚拟存储器中,外存和主存一相同的方式工作,因此允许程序员用比主存空间大得多的外存空间编程;
B.在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操作系统将被访问页面从外存调到内存,必要时还要先把被淘汰的页面内容写入外存;
C.存储保护的目的是:在多用户环境中,既要防止一个用户程序出错而破坏系统软件或其他用户程序,又要防止一个用户访问不是分配给他的主存区,以达到数据安全和保密的要求。
解:C。