2018-10-18模拟集成电路分析与设计习题

2018年10月18日模拟集成电路分析与设计作业题（共2页）

姓名：学号：班级：评分：

1．采用电流源负载的共源级增益是：。

2．在差动信号中，中心电位称为。

3．在GS TH V V <时，器件并没有被彻底关断，D I 也不是无限小，而是与成指数关系。这一效应称为。

4.共源共栅放大器结构的一个重要特性就是输出阻抗（）。

A. 低

B.一般

C.高

D. 很高

5．随着微电子工艺水平提高,特征尺寸不断减小,这时电路的工作电压会（）

A.不断提高

B. 不断降低

C.可大可小

D. 不变

6．NMOS 管的导电沟道中依靠导电，PMOS 管的导电沟道中依靠导电。（）

A.电子、空穴

B. 负电荷、正电荷

C. 空穴、电子

D. 正电荷、负电荷

7．在差分电路中, 可采用恒流源替换”长尾”电阻. 这时要求替换”长尾”的恒流源的输出电阻（）。

A ．可高可低 B.越低越好 C. 没有要求 D. 越高越好

8.如图1，/50/0.5W L =，假设3DS V V =，当||GS V 从0上升到3V 时，画出NFET 的漏电流GS V 变化曲线。（考虑沟道长度调制效应和有效沟道长度。）

2350//n cm V s μ=60.0810D L m -=?190.1,910n ox V t m λ--==?

1208.85410/F m ε-=?2 3.9

sio ε= 2032

3.83710/sio ox ox C F m t εε-==? x

图1

9.请把图2箭头所指位置的名称在方框中写出。

图2

10.请写出对应公式并在坐标系中画出曲线。

m g /W

L D

(完整版)集成电路设计复习题及解答

集成电路设计复习题绪论 1．画出集成电路设计与制造的主要流程框架。 2．集成电路分类情况如何？集成电路设计 1．层次化、结构化设计概念，集成电路设计域和设计层次 2．什么是集成电路设计？集成电路设计流程。 (三个设计步骤：系统功能设计逻辑和电路设计版图设计) 3．模拟电路和数字电路设计各自的特点和流程 4．版图验证和检查包括哪些内容？如何实现？ 5．版图设计规则的概念，主要内容以及表示方法。为什么需要指定版图设计规则？ 6．集成电路设计方法分类？ (全定制、半定制、PLD) 7．标准单元/ 门阵列的概念，优点/缺点，设计流程 8．PLD设计方法的特点，FPGA/CPLD的概念 9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。 10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？ 11．集成电路的可测性设计是指什么？ Soc设计复习题 1. 什么是SoC？ 2. SoC设计的发展趋势及面临的挑战？ 3. SoC设计的特点? 4. SoC设计与传统的ASIC设计最大的不同是什么？ 5. 什么是软硬件协同设计？ 6. 常用的可测性设计方法有哪些？ 7. IP 的基本概念和IP分类 8. 什么是可综合RTL代码? 9. 么是同步电路，什么是异步电路，各有什么特点？ 10. 逻辑综合的概念。 11. 什么是触发器的建立时间( Setup Time )，试画图进行说明。 12. 什么是触发器的保持时间( Hold Time )，试画图进行说明。 13. 什么是验证，什么是测试，两者有何区别？ 14. 试画图简要说明扫描测试原理。

绪论 1、画出集成电路设计与制造的主要流程框架。 2、集成电路分类情况如何？双极型数字模拟混合电路按应用领域分类集成电路设计 1．层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，集成电路MSI 按规模分 LSI 类VLSI ULSI GSI 数字电按功能分类模拟电路组合逻辑电路路时序逻辑电路路线性电路路非线性电路单片集成按结构分类混合集成 SSI PMOS 电M路OS 型NMOS CMOS B iMOS B iMOS 型 B iCMOS 电厚路膜混合集成电路薄路膜混合集成电路

模拟集成电路设计期末试卷

《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_ 较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。二．名词解释（每题3分，共15分） 1、阱解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS

集成电路设计习题答案-章精品

CH1 1．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。拥有设计人才和技术，但不拥有生产线。特点：电路设计，工艺制造，封装分立运行。环境：IC产业生产能力剩余，人们需要更多的功能芯片设计 3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？ MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。意义：降低成本。 4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识 CH2 1．为什么硅材料在集成电路技术中起着举足轻重的作用? 原材料来源丰富，技术成熟，硅基产品价格低廉 2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触 4．说出多晶硅在CMOS工艺中的作用。P13 5．列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点? SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低 7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 CH3 1．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长，气相外延生长，金属有机物气相外延生长 2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。P28,29 3．写出光刻的作用，光刻有哪两种曝光方式？作用：把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4．X射线制版和直接电子束直写技术替代光刻技术有什么优缺点？ X 射线（X-ray）具有比可见光短得多的波长，可用来制作更高分辨率的掩膜版。电子束

专升本CMOS模拟集成电路分析与设计试卷答案

专升本《CMOS模拟集成电路分析与设计》一、（共75题,共150分） 1. Gordon Moore在1965年预言:每个芯片上晶体管的数目将每（）个月翻一番（2分） A.12 B.18 C.20 D.24 .标准答案：B 2. MOS 管的小信号输出电阻是由MOS管的（）效应产生的。（2分） A.体 B.衬偏 C.沟长调制 D.亚阈值导通 .标准答案：C 3. 在CMOS模拟集成电路设计中，我们一般让MOS管工作在（）区。（2分） A.亚阈值区 B.深三极管区 C.三极管区 D.饱和区 .标准答案：D 4. MOS管一旦出现（）现象，此时的MOS管将进入饱和区。（2分） A.夹断 B.反型 C.导电 D.耗尽 .标准答案：A 5. （）表征了MOS器件的灵敏度。（2分） A. B. C. D. .标准答案：C 6. Cascode放大器中两个相同的NMOS管具有不相同的（）。（2分） A. B. C. D. .标准答案：B 7. 基本差分对电路中对共模增益影响最显著的因素是（）。（2分） A.尾电流源的小信号输出阻抗为有限值 B.负载不匹配 C.输入MOS不匹配 D.电路制造中的误差 .标准答案：C 8. 下列电路不能能使用半边电路法计算差模增益（）。（2分） A.二极管负载差分放大器 B.电流源负载差分放大器 C.有源电流镜差分放大器 D.Cascode负载Casocde差分放大器 .标准答案：C 9. 镜像电流源一般要求相同的（）。（2分） A.制造工艺 B.器件宽长比 C.器件宽度W D.器件长度L .标准答案：D 10. 某一恒流源电流镜如图所示。忽略M3的体效应。要使和严格相等，应取为（）。（2分） A. B. C. D. .标准答案：A 11. 选择题:下列结构中密勒效应最大的是（）。（2分） A.共源级放大器 B.源级跟随器 C.共栅级放大器 D.共源共栅级放大器 .标准答案：A

3.2模拟集成电路设计-差分放大器版图

集成电路设计实习Integrated Circuits Design Labs I t t d Ci it D i L b 单元实验三（第二次课）模拟电路单元实验－差分放大器版图设计 2007-2008 Institute of Microelectronics Peking University

实验内容、实验目的、时间安排 z实验内容： z完成差分放大器的版图 z完成验证：DRC、LVS、后仿真 z目的： z掌握模拟集成电路单元模块的版图设计方法 z时间安排： z一次课完成差分放大器的版图与验证 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page1

实验步骤 1.完成上节课设计放大器对应的版图对版图进行、检查 2.DRC LVS 3.创建后仿真电路 44.后仿真（进度慢的同学可只选做部分分析） z DC分析：直流功耗等 z AC分析：增益、GBW、PM z Tran分析：建立时间、瞬态功耗等 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page2

Display Option z Layout->Options ->Display z请按左图操作 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page3

由Schematic创建Layout z Schematic->Tools->Design Synthesis->Layout XL->弹出窗口 ->Create New->OK >选择Create New>OK z Virtuoso XL->Design->Gen From Source->弹出窗口 z选择所有Pin z设置Pin的Layer z Update Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page4

电子科技大学集成电路原理实验CMOS模拟集成电路设计与仿真王向展

实验报告课程名称：集成电路原理实验名称： CMOS模拟集成电路设计与仿真小组成员：实验地点：科技实验大楼606 实验时间： 2017年6月12日 2017年6月12日微电子与固体电子学院

一、实验名称：CMOS模拟集成电路设计与仿真二、实验学时：4 三、实验原理 1、转换速率（SR）：也称压摆率，单位是V/μs。运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。 2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。 3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。 4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。 5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。 6、输出电压摆幅：一般指输出电压最大值和最小值的差。图 1两级共源CMOS运放电路图实验所用原理图如图1所示。图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。M6、M7为二级放大电路，Cc为引入的米勒补偿电容。其中主要技术指标与电路的电气参数及几何尺寸的关系：

转换速率：SR=I5 I I 第一级增益：I I1=?I I2 I II2+I II4=?2I I1 I5(I2+I3) 第二级增益：I I2=?I I6 I II6+I II7=?2I I6 I6(I6+I7) 单位增益带宽：GB=I I2 I I 输出级极点：I2=?I I6 I I 零点：I1=I I6 I I 正CMR：I II,III=I II?√5 I3 ?|I II3|(III)+I II1,III 负CMR：I II,III=√I5 I1+I II5,饱和 +I II1,III+I II 饱和电压：I II,饱和=√2I II I 功耗：I IIII=(I8+I5+I7)(I II+I II) 四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。其目的在于：根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。五、实验内容 1、根据设计指标要求，针对CMOS两级共源运放结构，分析计算各器件尺寸。 2、电路的仿真与分析，重点进行直流工作点、交流AC和瞬态Trans分析，能熟练掌握各种分析的参数设置方法与仿真结果的查看方法。 3、电路性能的优化与器件参数调试，要求达到预定的技术指标。

2017年数字IC类笔试面试试题

2017年数字IC类笔试面试试题威盛logic design engineer考题 1。一个二路选择器，构成一个4路选择器，满足真值表要求、 2。已知A,B,C三个信号的波形，构造一个逻辑结构，使得从AB可以得到C，并且说明如何避免毛刺 3。一段英文对信号波形的描述，理解后画出波形，并采用verilog 实现。 4。169.6875转化成2进制和16进制 5。阐述中断的概念，有多少种中断，为什么要有中断，举例 6。这道比较搞，iq题，5名车手开5种颜色的车跑出了5个耗油量（milespergallon)，然后就说什么颜色的车比什么车手的耗油量多什么的，判断人，车，好油量的排序ft致死，看了一堆FSM和数字电路没啥用，结果基本的冬冬把自己搞死了。不过mixedsignal里的数字部分到是很全的考察了数字的冬冬（转）几道威盛电子的FPGA工程师试题 7、解释setup和hold time violation,画图说明,并说明解决办法. 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock 的delay,写出决定最大时钟的因素,同时给出表达式. 18、说说静态、动态时序模拟的优缺点. 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing 22、卡诺图写出逻辑表达使. 23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和 28Please draw the transistor level schematic of a cmos2input AND gate andexplain which input has faster response for output rising edge.(less del aytime). 30、画出CMOS的图,画出tow-to-one mux gate. 45、用逻辑们画出D触发器46、画出DFF的结构图,用verilog实现之. 68、一个状态机的题目用verilog实现73、画出可以检测10010串的状态图,并verilog实现之. 80、 Please draw schematic of a common SRAM cell with6transistors,point o utwhich nodes can store data and which node is word line control?(威盛笔试circuit design)（转） VIA数字IC笔试试题 1。解释setup和hold time violation，画图说明，并说明解决办法。

集成电路设计练习题

集成电路设计练习题2009 1、说明一个半导体集成电路成本的组成。 2、简述CMOS工艺流程。简述CMOS集成电路制造的过程中需要重复进行的工艺步骤。 3、描述你对集成电路工艺的认识。列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？简述CMOS工艺技术的发展趋势。 4、你知道的集成电路设计的表达方式有哪几种？ 5、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx 其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v 假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。 6、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？ 7、描述你对集成电路设计流程的认识。 8、集成电路前端设计流程，后端设计流程，相关的工具。 9、从RTL synthesis到tape out之间的设计flow，并列出其中各步使用的tool. 10、简述FPGA等可编程逻辑器件设计流程。 11、简述半定制数字电路的设计流程。 12、简要说明并比较数字集成电路几种不同的实现方法。 13、什么是集成电路的设计规则。 14、同步电路和异步电路的区别是什么？ 15、画出CMOS电路的晶体管级电路图，实现Y=AB+C(D+E) 16、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N 管，为什么？ 17、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？ 18、名词解释：VLSI, CMOS, EDA, VHDL, DRC, LVS, DFT, STA 19、画出CMOS与非门的电路，并画出波形图简述其功能。

专用集成电路

实验一 EDA软件实验一、实验目的： 1、掌握Xilinx ISE 9.2的VHDL输入方法、原理图文件输入和元件库的调用方法。 2、掌握Xilinx ISE 9.2软件元件的生成方法和调用方法、编译、功能仿真和时序仿真。 3、掌握Xilinx ISE 9.2原理图设计、管脚分配、综合与实现、数据流下载方法。二、实验器材：计算机、Quartus II软件或xilinx ISE 三、实验内容： 1、本实验以三线八线译码器（LS74138）为例，在Xilinx ISE 9.2软件平台上完成设计电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunner II系列XC2C256-7PQ208作为目标仿真芯片。 2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx ISE 9.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译码器（LS74138），实现编译，仿真，管脚分配和编程下载等操作。四、实验步骤： 1、三线八线译码器（LS 74138）VHDL电路设计 (1)三线八线译码器（LS74138）的VHDL源程序的输入打开Xilinx ISE 6.2编程环境软件Project Navigator，执行“file”菜单中的【New Project】命令，为三线八线译码器（LS74138）建立设计项目。项目名称【Project Name】为“Shiyan”,工程建立路径为“C:\Xilinx\bin\Shiyan1”，其中“顶层模块类型（Top-Level Module Type）”为硬件描述语言（HDL），如图1所示。图1 点击【下一步】，弹出【Select the Device and Design Flow for the Project】对话框，在该对话框内进行硬件芯片选择与工程设计工具配置过程。

模拟电子技术基础试题汇总附有答案.

模拟电子技术基础试题汇总 1.选择题 1．当温度升高时，二极管反向饱和电流将 ( A )。 A 增大 B 减小 C 不变 D 等于零 2. 某三极管各电极对地电位如图所示，由此可判断该三极管( D ) A. 处于放大区域 B. 处于饱和区域 C. 处于截止区域 D. 已损坏 3. 某放大电路图所示.设V CC>>V BE, L CEO≈0，则在静态时该三极管处于( B ) A.放大区 B.饱和区 C.截止区 D.区域不定 4. 半导体二极管的重要特性之一是( B )。 ( A)温度稳定性 ( B)单向导电性 ( C)放大作用 ( D)滤波特性 5. 在由NPN型BJT组成的单管共发射极放大电路中，如静态工作点过高，容易产生

( B )失真。 ( A)截止失真( B)饱和v失真( C)双向失真( D)线性失真 6.电路如图所示，二极管导通电压U D＝0.7V，关于输出电压的说法正确的是( B )。 A：u I1=3V，u I2=0.3V时输出电压为3.7V。 B：u I1=3V，u I2=0.3V时输出电压为1V。 C：u I1=3V，u I2=3V时输出电压为5V。 D：只有当u I1=0.3V，u I2=0.3V时输出电压为才为1V。 7.图中所示为某基本共射放大电路的输出特性曲线，静态工作点由Q2点移动到Q3点可能的原因是。 A：集电极电源+V CC电压变高B：集电极负载电阻R C变高 C：基极电源+V BB电压变高D：基极回路电阻 R b变高。

8. 直流负反馈是指( C ) A. 存在于RC耦合电路中的负反馈 B. 放大直流信号时才有的负反馈 C. 直流通路中的负反馈 D. 只存在于直接耦合电路中的负反馈 9. 负反馈所能抑制的干扰和噪声是( B ) A 输入信号所包含的干扰和噪声 B. 反馈环内的干扰和噪声 C. 反馈环外的干扰和噪声 D. 输出信号中的干扰和噪声 10. 在图所示电路中，A为理想运放，则电路的输出电压约为( A ) A. －2.5V B. －5V C. －6.5V D. －7.5V 11. 在图所示的单端输出差放电路中，若输入电压△υS1=80mV, △υS2=60mV,则差模输入电压△υid为( B ) A. 10mV B. 20mV C. 70mV D. 140mV 12. 为了使高内阻信号源与低阻负载能很好地配合，可以在信号源与低阻负载间接入 ( C )。 A. 共射电路 B. 共基电路

集成电路设计习题答案-章

集成电路设计习题答案-章 CH1 1( 按规模划分，集成电路的发展已经经历了哪几代,它的发展遵循了一条业界著名的定律，请说出是什么定律, 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2( 什么是无生产线集成电路设计,列出无生产线集成电路设计的特点和环境。拥有设计人才和技术，但不拥有生产线。特点:电路设计，工艺制造，封装分立运行。环境:IC产业生产能力剩余，人们需要更多的功能芯片设计 3( 多项目晶圆(MPW)技术的特点是什么,对发展集成电路设计有什么意义, MPW:把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。意义:降低成本。 4( 集成电路设计需要哪四个方面的知识, 系统，电路，工具，工艺方面的知识 CH2 1( 为什么硅材料在集成电路技术中起着举足轻重的作用? 原材料来源丰富，技术成熟，硅基产品价格低廉 2(GaAs和InP材料各有哪些特点? P10,11 3(怎样的条件下金属与半导体形成欧姆接触,怎样的条件下金属与半导体形成肖特基接触, 接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4(说出多晶硅在CMOS工艺中的作用。 P13

5(列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6(SOI材料是怎样形成的，有什么特点? SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。特点:电极与衬底之间寄生电容大大减少，器件速度更快，功率更低 7. 肖特基接触和欧姆型接触各有什么特点, 肖特基接触:阻挡层具有类似PN结的伏安特性。欧姆型接触:载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 CH3 1( 写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。意义:用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法: 液态生长，气相外延生长，金属有机物气相外延生长 2(写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。P28,29 3(写出光刻的作用，光刻有哪两种曝光方式, 作用:把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4(X射线制版和直接电子束直写技术替代光刻技术有什么优缺点, X 射线(X-ray)具有比可见光短得多的波长，可用来制作更高分辨率的掩膜版。电子束扫描法，，由于高速电子的波长很短，分辨率很高 5( 说出半导体工艺中掺杂的作用，举出两种掺杂方法，并比较其优缺点。热扩散掺杂和离子注入法。与热扩散相比，离子注入法的优点如下:1.掺杂的过程可通过调整杂质剂量与能量来精确控制杂质分布。2.可进行小剂量的掺杂。3.

模拟cmos集成电路设计实验

模拟cmos集成电路设计实验实验要求：设计一个单级放大器和一个两级运算放大器。单级放大器设计在课堂检查，两级运算放大器设计需要于学期结束前，提交一份实验报告。实验报告包括以下几部分内容： 1、电路结构分析及公式推导（例如如何根据指标确定端口电压及宽长比） 2、电路设计步骤 3、仿真测试图（需包含瞬态、直流和交流仿真图） 4、给出每个MOS管的宽长比（做成表格形式，并在旁边附上电路图，与电路图一一对应） 5、实验心得和小结单级放大器设计指标两级放大器设计指标

实验操作步骤： a.安装Xmanager b.打开Xmanager中的Xstart

c.在Xstart中输入服务器地址、账号和密码 Host：202.38.81.119 Protocol: SSH Username/password: 学号（大写）/ 学号@567& （大写）Command : Linux type 2 然后点击run运行。会弹出xterm窗口。修改密码

输入passwd，先输入当前密码，然后再输入两遍新密码。注意密码不会显示出来。 d.设置服务器节点用浏览器登陆http://202.38.81.119/ganglia/,查看机器负载情况，尽量选择负载轻的机器登陆，（注：mgt和rack01不要选取）选择节点，在xterm中输入 ssh –X c01n?? (X为大写，??为节点名) 如选择13号节点，则输入ssh –X c01n13 e.文件夹管理通常在主目录中，不同工艺库建立相应的文件夹，便于管理。本实验采用SMIC40nm工艺，所以在主目录新建SMIC40文件夹。在xterm中，输入mkdir SMIC40 然后进入新建的SMIC40文件夹，在xterm中，输入cd SMIC40.

模拟集成电路分析与设计复习题

1． MOSFET 跨导g m 是如何定义的。在不考虑沟道长度调制时，写出MOSFET 在饱和区的g m 与 V GS ?V TH 、√D 和1V GS ?V TH 的关系表示式。画出它们各自的变化曲线。 2． MOSFET 的跨导g m 是如何定义的。在考虑沟道长度调制时，写出MOSFET 在饱和区的g m 与 V GS ?V TH 、√D 和1 V GS ?V TH 的关系表示式。画出它们各自的变化曲线。 3．画出考虑体效应和沟道长度调制效应后的MOSFET 小信号等效电路。写出r o 和g mb 的定义，并由此定义推出r o 和g mb 表示式。 4．画出由NMOS 和PMOS 二极管作负载的MOSFET 共源级电路图。对其中NMOS 二极管负载共源级电路，推出忽略沟道长度调制效应后的增益表示式，分析说明器件尺寸和偏置电流对增益的影响。对PMOS 二极管负载的共源级电路，对其增益表示式作出与上同样的分析。 5．画出MOS 共源共栅级电路的电路图和其对应的小信号等效电路图。并推出此共源共栅级电路的电压增益和输出电阻表示式。 6．画出带源极负反馈电阻的以电阻作负载的MOS 共源级电路的电路图和其对应的小信号等效电路图。写出此电路的等效跨导定义式，并由此推出在不考虑沟道长度调制和体效应情况下的小信号电压增益表示式。画出其漏电流和跨导随V in 的变化曲线图。 7．画出带源极负反馈电阻的以电阻作负载的MOS 共源级电路的电路图和其对应的小信号等效电路图。写出此电路的等效跨导定义式，并由此推出考虑沟道长度调制和体效应情况下的小信号电压增益表示式。画出其漏电流和跨导随V in 的变化曲线图。 8．画出以二极管连接的MOS 为负载的差动对和以电流源为负载的差动对的电路图。并求出这两种电路的小信号增益。 9．下图给出一个电阻负载共源级放大器的高频模型。画出其小信号等效电路。并由此等效电路推出其传输函数。就此传输函数，简要说明电路的零极点分布情况。 10．对如下图所示的共源级电路，画出其含有噪声的电路模型。并根据此模型图写出其输出噪声电压V n ，out 2?????????和输入噪声电压V n ，in 2????????。 11．下图是一个电路系统的环路增益波特图，由图分析此系统的极点和零点情况。指出系统的稳定性，写出系统的开环和闭环传输函数，并由此求出闭环系统的极点公式来。

专用集成电路AD的设计

A/D转换器的设计一．实验目的：（1）设计一个简单的LDO稳压电路（2）掌握Cadence ic平台下进行ASIC设计的步骤；（3）了解专用集成电路及其发展，掌握其设计流程；二．A/D转换器的原理： A/D转换器是用来通过一定的电路将模拟量转变为数字量。模拟量可以是电压、电流等电信号，也可以是压力、温度、湿度、位移、声音等非电信号。但在A/D转换前，输入到A/D转换器的输入信号必须经各种传感器把各种物理量转换成电压信号。符号框图如下：数字输出量常用的几种A/D器为; (1):逐次比较型逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB 开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。 (2): 积分型积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。 (3):并行比较型/串并行比较型

并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级型AD，而从转换时序角度又可称为流水线型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。一．A/D转换器的技术指标: (1）分辨率,指数字量的变化，一个最小量时模拟信号的变化量，定义为满刻度与2^n的比值。分辨率又称精度，通常以数字信号的位数来表示。 (2）转换速率,是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级，属中速AD，全并行/串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位ksps 和Msps，表示每秒采样千/百万次。 (3）量化误差，由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。通常是1 个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。（4）偏移误差，输入信号为零时输出信号不为零的值，可外接电位器调至最小。（5）满刻度误差，满度输出时对应的输入信号与理想输入信号值之差。（6）线性度，实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。三、实验步骤此次实验的A/D转换器用的为逐次比较型，原理图如下：

cmos模拟集成电路设计实验报告

北京邮电大学实验报告实验题目：cmos模拟集成电路实验姓名：何明枢班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可日期：2016 年 1 月16 日星期六

目录实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)

实验一:共源级放大器性能分析一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。三、实验结果 1、实验电路图

模拟集成电路设计经典教材

1、 CMOS analog circuit design by P.E.ALLEN 评定：理论性90 实用性70 编写 100 精彩内容：运放的设计流程、比较器、开关电容这本书在国内非常流行，中文版也翻译的很好，是很多人的入门教材。建议大家读影印版，因为ic 领域的绝大部分文献是以英文写成的。如果你只能读中文版，你的学习资料将非常有限。笔者对这本书的评价并不高，认为该书理论有余，实用性不足，在内容的安排上也有不妥的地方，比如没有安排专门的章节讲述反馈，在小信号的计算方面也没有巧方法。本书最精彩的部分应该就是运放的设计流程了。这是领域里非常重要的问题，像Allen 教授这样将设计流程一步一步表述出来在其他书里是没有的。这正体现了Allen 教授的治学风格：苛求理论的完整性系统性。但是，作为一项工程技术，最关键的是要解决问题，是能够拿出一套实用的经济的保险的方案。所以，读者会发现，看完最后一章关于ADC/DAC 的内容，似乎是面面俱到，几种结构的ADC 都提到了，但是当读者想要根据需求选择并设计一种ADC/DAC 时，却无从下手。书中关于比较器的内容也很精彩，也体现了Allen 教授求全的风格。不过，正好其它教科书里对比较器的系统讲述较少，该书正好弥补了这一缺陷。Allen 教授是开关电容电路和滤波器电路的专家。书中的相关章节很适合作为开关电容电路的入门教材。该书的排版、图表等书籍编写方面的工作也做的很好。像Allen 这样的理论派教授不管在那所大学里，大概都会很快的获得晋升吧。另外，Allen 教授的学生Rincon Moca 教授写的关于LDO 的书非常详尽，值得一读。 2、 CMOS Circuit Design Layout and Simulation CMOS Mixed-Signal Circuit Design by R.J.Baker 评定：理论性80 实用性100 编写80 精彩内容：数据转换器的建模和测量、hspice 网表这本书的风格和Allen 的书刚好相反：理论的系统性不强，但是极为实用，甚至给出大量的电路仿真网表和hspice 仿真图线。这本书的中文版翻译的也很好。最近出了第二版，翻译人员换了，不知道翻译的水平如何。不过，第二版好贵啊~~ Baker 教授在工业界的实战经验丰富，曾经参加过多年的军方项目的研发，接收器，锁相环，数据转换器，DRAM 等曾设计过。所以，书中的内容几乎了包含了数字、模拟的所有重要电路，Baker 教授

《超大规模集成电路设计》考试习题(含答案)完整版

1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？集成电路的发展过程: ?小规模集成电路(Small Scale IC，SSI) ?中规模集成电路(Medium Scale IC，MSI) ?大规模集成电路(Large Scale IC，LSI) ?超大规模集成电路(Very Large Scale IC，VLSI) ?特大规模集成电路(Ultra Large Scale IC，ULSI) ?巨大规模集成电路(Gigantic Scale IC，GSI）划分集成电路规模的标准 2．超大规模集成电路有哪些优点？ 1. 降低生产成本 VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少. 2.提高工作速度 VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得. 3. 降低功耗芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降. 4. 简化逻辑电路芯片内部电路受干扰小,电路可简化. 5.优越的可靠性采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。 6.体积小重量轻 7.缩短电子产品的设计和组装周期一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度. 3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。 1、形成N阱 2、形成P阱 3、推阱 4、形成场隔离区 5、形成多晶硅栅 6、形成硅化物 7、形成N管源漏区 8、形成P管源漏区 9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺 4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？互连线的要求低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化）与器件之间的接触电阻低长期可靠工作可能的互连线材料金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）

《模拟集成电路设计》复习

《模拟集成电路设计》复习答疑安排：第13周星期二（5月29日），上午9:00-11:30，下午14:30-17:00，工三310 考试题型：七道大题：第2章一题，第3、4章各两题，第5章一题，第6、7章共一题考试注意事项：所有题目采用课本P32表2.1的数据，V DD=3V，C OX=3.84 10-7F/cm2，忽略漏/源横向扩散长度L D。试题会给出所需参数值。时刻区分大信号、小信号。时刻注意是否考虑二级效应。题目有“推导”两字时，需给出求解过程。必考：画小信号等效电路复习题例2.2补充问题：（1）分析MOS工作区间变化情况；（2）画出I D-V DS 曲线；（3）推导线性区跨导表达式。习题2.2注意：跨导的单位。

习题2.3补充问题：给定参数值，计算本征增益的数值。注意：画曲线时需考虑λ与L的关系。例3.5 补充问题：画出图3.21(b)电路的小信号等效电路，推导增益表达式。习题3.2问题（b）删去。补充问题：求R out。习题3.12解题思路：I1→V out→V GS2→(W/L)2→A v 习题3.14 输出摆幅=V DD-V OD1-|V OD2|。解题思路：A v，R out→g m1→(W/L)1→V OD1→|V OD2|→(W/L)2 第4章课件第49页的题目差模增益-g m1(r o1||r o3)，共模增益0，共模抑制比+∞ 例4.6 习题4.18 只要求图4.38(a)-(d)。补充问题：画出半边电路。注意：画半边电路时去掉电流源M5。习题4.25 计算过驱动电压V OD时忽略沟道长度调制效应。注意双端输出摆幅为单端时的2倍。习题5.1问题（e）删去。问题（c）和（d）有简单的计算方法。习题5.5问题（b）（c）删去。λ=0。例6.4补充问题：画出低频小信号等效电路，推导低频小信号增益；写出C D、C S分别包含哪些MOS电容。习题6.9 只要求图6.39(a)(b)(c)。例7.11只计算热输入参考噪声电压。习题7.11补充问题：推导小信号增益。

模拟集成电路实验报告

CMOS放大器设计实验报告一、实验目的 1.培养学生分析、解决问题的综合能力； 2.熟悉计算机进行集成电路辅助设计的流程； 3.学会适应cadence设计工具； 4.掌握模拟电路仿真方法 6.掌握电子电路、电子芯片底层版图设计原则和方法； 7.掌握使用计算机对电路、电子器件进行参数提取及功能模拟的过程； 8.熟悉设计验证流程和方法。二、实验原理单级差分放大器结构如下图所示：在电路结构中，M2和M3组成了NMOS差分输入对，差分输入与

单端输入相比可以有效抑制共模信号干扰；M0和M1电流镜为有源负载，可将差分输入转化为单端输出；M5管提供恒定的偏置电流。三、实验要求设计电路使得其达到以下指标： 1.供电电压： 2.输入信号：正弦差分信号 3.共模电压范围为 4.差分模值范围 5．输出信号：正弦信号 6.摆率大于 7.带宽大于 8.幅值增益： 9.相位裕度： 10.功耗： 11.工作温度：四、差分放大器分析

1、直流分析为了使电路正常工作，电路中的MOS管都应处于饱和状态。 1.1 M2管的饱和条件: 1.2 M4管的饱和条件: 2.小信号分析小信号模型如下：

由图可得： 2．1 增益分析其中 2.2 频率响应分析由小信号模型易知：其中 3．电路参数计算3．1确定电流根据摆率指标：

根据功耗指标易知：根据带宽指标：综上，取: 3.2宽长比的确定 M4与M5：电流源提供的电流为，参数设为，根据电流镜原理，可以算出 M2与M3：带入数据可得取值为20，则取 M0与M1：这两个PMOS管对交流性能影响不大，只要使其下方的