实验六 LED点阵显示驱动电路设计

实验六LED16×16 汉字图形点阵显示电路

一、实验目的

1、掌握计数器设计。

2、掌握点阵LED显示模块的工作原理。

3、掌握VHDL基本逻辑电路的综合设计应用。

二、实验原理

LED 点阵的行为扫描选通信号、列为数据输入。显示采用逐行扫描方式，数据端不断输入数据，行扫描按一定顺序逐行选通，扫描一个周期（16次）产生一帧画面。图1以4×4 共阴LED 阵列为例，给出了LED 阵列的组合方式，行选通低有效，数据高有效；数据端输入数据，选通行根据相应数据亮灯，接着送入第二行数据，选通第二行，依次完成一屏的扫描。

图1 LED阵列结构

所要显示的点阵数据可存储在可编程芯片中的存储器中，电路结构框图如下所示：

点阵显示

驱动电路

CLK_ROW为点阵扫描时钟；DIR[1..0]为点阵显示方式控制信号，00时左滚动显示，01时右滚动显示，10时闪烁显示。DZ[15..0]为16位点阵数据输出，ADD_SCAN[3..0]为点阵扫描地址输出。

ROM用于存储点阵数据。

三、实验设备

计算机软件：Quartus II

EDA实验箱。主芯片：EPM7128SLC84-15或EP1K100QC208-3。下载电缆，导线等。

四、实验内容及步骤

1、制作ROM初始化文件，即mif文件。方法如下：

首先使用字模软件提取要显示的点阵信息。

然后在quartusII中新建一个256×16的mif文件，并输入上面提取的点阵数据，如下图

2、使用宏功能向导定制一个LPM_ROM，元件名为ROM_DOT,用于存储点阵数据. ROM 位宽16位，深度8位。

3、输入以下参考代码

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_ARITH.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY test_wait IS

PORT (CLK_ROW: IN STD_LOGIC;

DIR : IN STD_LOGIC_VECTOR(1 DOWNTO 0 );

DZ: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);

ADD_SCAN: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

END ENTITY test_wait;

ARCHITECTURE ART OF test_wait IS

COMPONENT ROM_DOT IS

PORT

(

ADDRESS : IN STD_LOGIC_VECTOR (7 DOWNTO 0);

Q : OUT STD_LOGIC_VECTOR (15 DOWNTO 0)

);

END COMPONENT ROM_DOT;

SIGNAL ADD_ROM: STD_LOGIC_VECTOR(7 DOWNTO 0);

ATTRIBUTE KEEP : BOOLEAN;

ATTRIBUTE KEEP OF ADD_ROM:SIGNAL IS TRUE;

SIGNAL CNT0 : STD_LOGIC_VECTOR(15 DOWNTO 0);

BEGIN

PROCESS(CLK_ROW)

BEGIN

IF CLK_ROW'EVENT AND CLK_ROW='1' THEN

CNT0<=CNT0+1;

END IF;

END PROCESS;

ADD_SCAN<=CNT0(3 DOWNTO 0);

PROCESS(CNT0,DIR) IS

BEGIN

CASE DIR IS

WHEN "00" => --左滚动

ADD_ROM <= ("0000" & CNT0(3 DOWNTO 0)) + CNT0(15 DOWNTO 8); WHEN "01" => --右滚动

ADD_ROM(3 DOWNTO 0) <=CNT0(3 DOWNTO 0)-CNT0(11 DOWNTO 8);

IF CNT0(3 DOWNTO 0) < CNT0(11 DOWNTO 8) THEN

ADD_ROM(7 DOWNTO 4) <= CNT0(15 DOWNTO 12) + 1;

ELSE

ADD_ROM(7 DOWNTO 4) <= CNT0(15 DOWNTO 12) ;

END IF;

WHEN OTHERS => --闪烁显示

ADD_ROM(3 DOWNTO 0) <= CNT0(3 DOWNTO 0);

ADD_ROM(7 DOWNTO 4) <= CNT0(14 DOWNTO 11);

END CASE;

END PROCESS;

U1: ROM_DOT PORT MAP(ADDRESS=>ADD_ROM,Q=>DZ);

END ARCHITECTURE ART;

4、选择恰当的CPLD/FPGA芯片，并按如下要求进行引脚锁定。

#ROM A1-A4，和点阵的4位行扫描地址相连

set_location_assignment PIN_143 -to ADD_SCAN[3]

set_location_assignment PIN_144 -to ADD_SCAN[2]

set_location_assignment PIN_147 -to ADD_SCAN[1]

set_location_assignment PIN_148 -to ADD_SCAN[0]

#CLK1，扫描时钟，每个时钟周期扫描一行

set_location_assignment PIN_79 -to CLK_ROW

#点阵行扫描数据输入

set_location_assignment PIN_30 -to DZ[15]

set_location_assignment PIN_29 -to DZ[14]

set_location_assignment PIN_28 -to DZ[13]

set_location_assignment PIN_27 -to DZ[12]

set_location_assignment PIN_26 -to DZ[11]

set_location_assignment PIN_25 -to DZ[10]

set_location_assignment PIN_24 -to DZ[9]

set_location_assignment PIN_18 -to DZ[8]

set_location_assignment PIN_17 -to DZ[7]

set_location_assignment PIN_15 -to DZ[6]

set_location_assignment PIN_14 -to DZ[5]

set_location_assignment PIN_13 -to DZ[4]

set_location_assignment PIN_12 -to DZ[3]

set_location_assignment PIN_11 -to DZ[2]

set_location_assignment PIN_9 -to DZ[1]

set_location_assignment PIN_8 -to DZ[0]

#K11 K10 00左滚动显示，01右滚动显示，10闪烁显示

#PIN_115----J32 PIN_114----J33

set_location_assignment PIN_115 -to DIR[0]

set_location_assignment PIN_114 -to DIR[1]

5、将*.sof文件下载到实验箱芯片中，连线后，观察并记录实验现象。

五、实验连线

1、时钟频率选择区CLK2选择1KHZ，CLK2插孔与CLK1(79脚)插孔相连

2、用4芯排线将点阵LED显示区DZ插针座（1~4）和EPA1（A4~A1）相连。

3、将J33、J32分别和SP1、SP2相连。

4、按SP1和SP2按键，观察LED点阵显示方式变化。

六、实验报告要求

1、画出系统模块组成框图，并编写各个模块的VHDL源程序。

2、根据电路功能，画出测试输入信号波形及仿真波形。

3、根据选用的EDA实验开发装置，画出用于硬件验证的管脚锁定表格。

4、记录系统仿真、逻辑综合及硬件验证结果

5、记录实验过程中出现的问题及解决方法。