微机原理-第7章 常用数字接口电路
合集下载
输入 输出接口-微机原理与接口
编制配套的接口程序，支持和连接有关的设备
7.1.1 接口电路的功能
数据缓冲与锁存
• 用于解决高速主机与低速外设处理数据速度差异的 矛盾
• 输出接口有锁存环节，输入接口有缓冲环节 • 实际的电路常用： 输出锁存缓冲环节，输入锁存缓冲环节
7.1.1 接口电路的功能（续）
联络功能 • 接口电路应提供外设的状态 设备选择 • 能进行I/O端口地址译码 信号与信息格式的转换 • 能进行数据格式的转换，正负逻辑转换、串并行间
的转换等
7.1.1 接口电路的功能（续）
中断管理功能 • 建立中断请求、进行中断优先权排队、提供中断
识别码等。 能提供有关电器特性的适配 能提供时序控制等
7.1.2 I/O接口的基本结构
I/O端口 在I/O接口电路中的用于与CPU交换信息的寄存器 称为I/O端口寄存器，简称“端口” 。
端口可分三类 • 数据端口：存放数据信 • 状态端口：存放状态信息 • 控制端口：存放控制信息
使用条件：
• 传送不能太频繁，以保证每次传送时外设处于“就绪” 状态
• 无条件传送方式一般用在对简单外设的操作。如开关、 七段显示器等。
无条件传输过程
演示
➢ 输入：
• 由于数据保持时间相对于CPU的处理时间长，可直接将输入 缓冲器与CPU的数据总线相连。当CPU执行IN指令时，I/O读 信号IOR#有效, 来自输入设备的数据到达数据总线，传给 CPU
com_seg buffer count com_seg
segment db 82 dup (?) db ? ends
; 接收缓冲区 ; 计数器
code_seg assume
segment cs:codseg,ds:data_seg, es:com_seg
7.1.1 接口电路的功能
数据缓冲与锁存
• 用于解决高速主机与低速外设处理数据速度差异的 矛盾
• 输出接口有锁存环节，输入接口有缓冲环节 • 实际的电路常用： 输出锁存缓冲环节，输入锁存缓冲环节
7.1.1 接口电路的功能（续）
联络功能 • 接口电路应提供外设的状态 设备选择 • 能进行I/O端口地址译码 信号与信息格式的转换 • 能进行数据格式的转换，正负逻辑转换、串并行间
的转换等
7.1.1 接口电路的功能（续）
中断管理功能 • 建立中断请求、进行中断优先权排队、提供中断
识别码等。 能提供有关电器特性的适配 能提供时序控制等
7.1.2 I/O接口的基本结构
I/O端口 在I/O接口电路中的用于与CPU交换信息的寄存器 称为I/O端口寄存器，简称“端口” 。
端口可分三类 • 数据端口：存放数据信 • 状态端口：存放状态信息 • 控制端口：存放控制信息
使用条件：
• 传送不能太频繁，以保证每次传送时外设处于“就绪” 状态
• 无条件传送方式一般用在对简单外设的操作。如开关、 七段显示器等。
无条件传输过程
演示
➢ 输入：
• 由于数据保持时间相对于CPU的处理时间长，可直接将输入 缓冲器与CPU的数据总线相连。当CPU执行IN指令时，I/O读 信号IOR#有效, 来自输入设备的数据到达数据总线，传给 CPU
com_seg buffer count com_seg
segment db 82 dup (?) db ? ends
; 接收缓冲区 ; 计数器
code_seg assume
segment cs:codseg,ds:data_seg, es:com_seg
微机原理第七章 系统扩展原理与接口技术
存储器。
WR
RD：输出，用于片外数据存储器（RAM）的读、写控
6
制。当执行片外数据存储器操作指令MOVX时，自动生成。
2014-12-28
图7–2 地址锁存器
2014-12-28 7
在单片机应用系统中，为了唯一地选择片外某一存储单
元或I/O端口，需要进行二次选择。 一是必须先找到该存储单元或 I/O 端口所在的芯片，一般称 为“片选” 。 二是通过对芯片本身所具有的地址线进行译码，然后确定唯
一的存储单元或I/O端口，称为“字选”。
2014-12-28
8
―片选” 常用的方法有四种：“线选法” 、“地址译码法” 、 应用 “可编程器件PAL/GAL‖ 或“I/O口线” 。 (1) 线选法：线选法一般是利用单片机的最高几位空余的 地址线中一根(如P2.7) 作为某一片存储器芯片或I/O接口芯片的 “片选” 控制线。用于应用系统中扩展芯片较少的场合。 (2)译码法：用译码器对空余的高位地址线进行译码，而 译码器的输出作为“片选” 控制线。常用的译码器有3/8译码器 74LS138、双2/4译码器74LS139、4/16译码器74LS154等。 3/8译码器74LS138的管脚见图7–3。 G1、 G2A 、 G2B ：使能端。当G1=1， G2A = G2B =0时， 芯片使能。 C、B、A：译码器输入，高电平有效。 Y ：译码器输出，低电平有效。
2014-12-28 9
部分地址译码
全地址译码
2014-12-28
图7–3 74LS138三-八译码器
10
2014-12-28
图7–4 64K全地址译码电路
11
#0 RAM地址分配为0000H～1FFFH,共8K。(A15=A14=A13=0) #1芯片地址分配为2000H～3FFFH,共8K.(A15=A14=0, A13=1) #2 芯片地址分配为4000H～5FFFH，共8K。 (A15=0，A14=1， A13=0) #3 芯片地址分配为6000H～7FFFH，共8K。(A15=0，A14=1， A13=1) #4 芯片地址分配为8000H～9FFFH，共8K。(A15=1，A14=0， A13=0) #5 芯片地址分配为A000H～BFFFH，共8K。 (A15=1，A14=0， A13=1) #6 芯片地址分配为C000H～DFFFH，共8K。(A15=A14=1， A13=0) #7 I/O地址分配为E000H～FFFFH，共8K。(A15=A14=A13=1)
微机原理与接口技术-第7章-45
控制字，设置外设工作方式，启动其工作。 （ 2 ） 外 设 数 据 准 备 好 后 ， 送 数 据 输 入 总 线 ， 并 向 I/O 接 口 发
“数据输入准备好”信号；I/O接口接收数据，送输入缓冲寄存器， 并向外设发“应答”信号，同时状态标志寄存器的相应位置1；外 设收到“应答”信号后，撤消“数据输入准备好”信号。
001:PC1 011:PC3 101:PC5 111:PC7
图 图 77-6.6 PC 口按位操作控制字
7.2.3 8255A工作方式
8255A有三种基本的工作方式，即基本输入/输出、选通输入/ 输出和双向选通输入/输出方式
（1）工作方式0 是一种基本输入/输出方式。三个端口都由程序设定为输入或者输
PC7 PC6 PC5
10 11
Intel
31 30
12 8255A 29
PC4 13
28
PC0 14
27
PC1 15
26
PC2 16
25
PC3 17
24
PB0 18
23
PB1 19
22
PB2 20
21
(a) 引脚图
PA4 PA5 PA6 PA7
WR RESET D0 D1 D2 D3 D4 D5 D6 D7
B组部件控制PB口和PC口的低4位（PC3~PC0）。
7.2.2 8255A控制字
1. 8255A控制字 8255A有两个控制字，即工作方式控制字和PC口位操作控制字。两 个控制字共用一个端口地址，用特征位D7来区分。 （1）工作方式控制字（D7=1） 工作方式控制字如图7-5所示，各位的作用如下： D2：选择端口B的工作方式0或1； D1：设置端口B的输入/输出方式； D0：设置端口C低4位的输入/输出方式。 D6 D5：选择端口A的工作方式； D4：设置端口A的输入/输出方式； D3：设置端口C高4位的输入/输出方式。
“数据输入准备好”信号；I/O接口接收数据，送输入缓冲寄存器， 并向外设发“应答”信号，同时状态标志寄存器的相应位置1；外 设收到“应答”信号后，撤消“数据输入准备好”信号。
001:PC1 011:PC3 101:PC5 111:PC7
图 图 77-6.6 PC 口按位操作控制字
7.2.3 8255A工作方式
8255A有三种基本的工作方式，即基本输入/输出、选通输入/ 输出和双向选通输入/输出方式
（1）工作方式0 是一种基本输入/输出方式。三个端口都由程序设定为输入或者输
PC7 PC6 PC5
10 11
Intel
31 30
12 8255A 29
PC4 13
28
PC0 14
27
PC1 15
26
PC2 16
25
PC3 17
24
PB0 18
23
PB1 19
22
PB2 20
21
(a) 引脚图
PA4 PA5 PA6 PA7
WR RESET D0 D1 D2 D3 D4 D5 D6 D7
B组部件控制PB口和PC口的低4位（PC3~PC0）。
7.2.2 8255A控制字
1. 8255A控制字 8255A有两个控制字，即工作方式控制字和PC口位操作控制字。两 个控制字共用一个端口地址，用特征位D7来区分。 （1）工作方式控制字（D7=1） 工作方式控制字如图7-5所示，各位的作用如下： D2：选择端口B的工作方式0或1； D1：设置端口B的输入/输出方式； D0：设置端口C低4位的输入/输出方式。 D6 D5：选择端口A的工作方式； D4：设置端口A的输入/输出方式； D3：设置端口C高4位的输入/输出方式。
微机原理与接口技术第七章
(2) 若系统使用的是动态存储器，则在DMA操作期间，存储器 的刷新将会停止。
(3) 当DMAC占用总线时，CPU不能去检测和响应其他设备的中 断请求。
(4) 增加硬件的投资，提高系统的成本。
(5) DMA方式传送的额外开销源： A>总线访问时间: 由于DMAC要同CPU和其他的总线主控设备争用对系统总 线的控制权，因此，必须有一些规则来解决争用总线控制权的 问题，一般是用硬件实现排队，而排队过程要花费时间； B>对DMAC的初始化: CPU要对DMAC写控制字，因此，DMAC的初始化建立， 比程序控制数据传送的初始化，可能要花费较多时间。
(5) DMAC送出地址信号和相应的控制信号，实现外设与内存或内 存与内存之间的直接数据传送。
(6) DMAC自动修改地址和字节计数器，并据此判断是否需要重复 传送操作。
(7) 规定的数据传送完后，DMAC就撤消发往CPU的HOLD信号。 CPU检测到HOLD失效后，紧接着撤消HLDA信号，并在下一 时钟周期重新开始控制总线，并继续执行原来的程序。
(DMAC) 2、DMA的工作过程： (1)响当应外有设两准方面备：好a>时C，PU向将DDMB、AACB发和出相D应M的AC传B均送置请为求高阻信态号(DRQ)。 (2) DMAC收到请b>求C后PU，向向DMCAPUC发发出出总总线线响请应信求号信(H号LHDAO)。LD，申
请占用总线。
(3) CPU在完成当前总线周期后会立即对HOLD信号进行响应。 (4) DMAC收到HLDA信号后，向外设发出DMA响应信号DACK
2）缺点：
➢ I/O端口占用一部分存储器的地址空间； ➢ 在程序中不容易区分哪些指令是访问存储器、哪些指令是访问
外设，所以程序不易阅读。
(3) 当DMAC占用总线时，CPU不能去检测和响应其他设备的中 断请求。
(4) 增加硬件的投资，提高系统的成本。
(5) DMA方式传送的额外开销源： A>总线访问时间: 由于DMAC要同CPU和其他的总线主控设备争用对系统总 线的控制权，因此，必须有一些规则来解决争用总线控制权的 问题，一般是用硬件实现排队，而排队过程要花费时间； B>对DMAC的初始化: CPU要对DMAC写控制字，因此，DMAC的初始化建立， 比程序控制数据传送的初始化，可能要花费较多时间。
(5) DMAC送出地址信号和相应的控制信号，实现外设与内存或内 存与内存之间的直接数据传送。
(6) DMAC自动修改地址和字节计数器，并据此判断是否需要重复 传送操作。
(7) 规定的数据传送完后，DMAC就撤消发往CPU的HOLD信号。 CPU检测到HOLD失效后，紧接着撤消HLDA信号，并在下一 时钟周期重新开始控制总线，并继续执行原来的程序。
(DMAC) 2、DMA的工作过程： (1)响当应外有设两准方面备：好a>时C，PU向将DDMB、AACB发和出相D应M的AC传B均送置请为求高阻信态号(DRQ)。 (2) DMAC收到请b>求C后PU，向向DMCAPUC发发出出总总线线响请应信求号信(H号LHDAO)。LD，申
请占用总线。
(3) CPU在完成当前总线周期后会立即对HOLD信号进行响应。 (4) DMAC收到HLDA信号后，向外设发出DMA响应信号DACK
2）缺点：
➢ I/O端口占用一部分存储器的地址空间； ➢ 在程序中不容易区分哪些指令是访问存储器、哪些指令是访问
外设，所以程序不易阅读。
微机原理第七章
第七章 典型可编程接口芯片的编程和应用
I/O接口电路
数据总线DB
数据
数据寄存器
CPU 地址总线AB
控制总线CB
状态
状态寄存器
Hale Waihona Puke 外设控制寄存器 控制
2020/9/22
共113页
1
接口芯片的组成
1、数据输入和输出电路 I／O接口电路是为了保障主机与外设之间数据信息的交换
。依据计算机主机发出的指令进行相应的输入和输出操作。由 于数据信息的多样性，输入和输出电路应包含以下部分： ⑴ 数据的缓冲与锁存 ⑵ 信息的转换 2、地址译码电路
共113页
10
8253 定时器/计数器的内部结构框图
CLK0
CPU 8 数据总线缓冲器
A0 A1 RD
WR
读/写逻辑
计数器 0 计数器 1
GATE0 OUT0
CLK1 GATE1 OUT1
CS
CLK2
控制字寄存器 内部总线
计数器 2
GATE2 OUT2
2020/9/22
共113页
11
定时器/计数器的内部结构
5
计数和定时
定时举例：
①一天24小时的计时，称为日时钟。 ②在监测系统中，对被测点的定时取样。 ③在读键盘时，为去抖，一般延迟一段时间，再读。 ④在微机控制系统中，控制某工序定时启动。
2020/9/22
共113页
6
计数和定时
计数器：
在时钟信号作用下，进行减“1”计数，计数次数到 （减“1”计数回零），从输出端输出一个脉冲信号。
计数举例： ①对零件和产品的计数； ②对大桥和高速公路上车流量的统计，等等。
Intel8253在微机系统中可用作定时器和计数器。定时 时间与计数次数是由用户事先设定。
I/O接口电路
数据总线DB
数据
数据寄存器
CPU 地址总线AB
控制总线CB
状态
状态寄存器
Hale Waihona Puke 外设控制寄存器 控制
2020/9/22
共113页
1
接口芯片的组成
1、数据输入和输出电路 I／O接口电路是为了保障主机与外设之间数据信息的交换
。依据计算机主机发出的指令进行相应的输入和输出操作。由 于数据信息的多样性，输入和输出电路应包含以下部分： ⑴ 数据的缓冲与锁存 ⑵ 信息的转换 2、地址译码电路
共113页
10
8253 定时器/计数器的内部结构框图
CLK0
CPU 8 数据总线缓冲器
A0 A1 RD
WR
读/写逻辑
计数器 0 计数器 1
GATE0 OUT0
CLK1 GATE1 OUT1
CS
CLK2
控制字寄存器 内部总线
计数器 2
GATE2 OUT2
2020/9/22
共113页
11
定时器/计数器的内部结构
5
计数和定时
定时举例：
①一天24小时的计时，称为日时钟。 ②在监测系统中，对被测点的定时取样。 ③在读键盘时，为去抖，一般延迟一段时间，再读。 ④在微机控制系统中，控制某工序定时启动。
2020/9/22
共113页
6
计数和定时
计数器：
在时钟信号作用下，进行减“1”计数，计数次数到 （减“1”计数回零），从输出端输出一个脉冲信号。
计数举例： ①对零件和产品的计数； ②对大桥和高速公路上车流量的统计，等等。
Intel8253在微机系统中可用作定时器和计数器。定时 时间与计数次数是由用户事先设定。
微机原理与接口技术第7章 微型计算机的输入输出及DMA
2．I/O接口的功能 I/O接口是用来连接微型计算机和外部设备的一个中间 部件，因此I/O接口电路要面对主机和外部设备两个方面进 行协调和缓冲。因为不同外部设备面对的CPU都是相同的， 所以接口与CPU间的连接与控制是标准的。而接口电路面 对外部设备的部分则随外部设备的不同而不同，是非标准 的。I/O接口通常应具有下列功能。
2017/8/9
状态寄存器SR。用来反映外部设备的当前工作状态或 接口电路本身的工作状态，用SR中的某一位反映外部设备 的状态，常用的两个状态位是准备就绪信号READY和忙信 号BUSY。 定时与控制逻辑。用来提供接口电路内部工作所需要的 时序及向外发出各种控制信号或状态信号，是接口电路的核 心部件。 （1）I/O接口一般传送哪些信息？ （2）I/O接口有哪些功能？
第7章 微型计算机的输入/输出及DMA
7.1
输入/输出基础知识概述
7.2
I/O端口及其编址方式
7.3
利用ADC0809芯片进行模/数转换的编程
04/13/2007
第7章 微型计算机的输入/输出及DMA
微型计算机无论是用于科学计算、数据处理，还是由于 实时控制，都需要与输入/输出设备或被控对象之间频繁地交 换信息。例如要通过输入设备把程序、原始数据、控制参数、 被检测的现场信息送入计算机处理，要通过输出设备把计算 结果、控制参数、控制状态、显示或送给被控对象。CPU和 外界交换信息的过程称为输入/输出，即通信。输入设备和输 出设备统称为外部设备，简称外设或I/O设备。
04/13/2007
【学习目标】 认识采用I/O接口的必要性和I/O接口传送的信 息。 了解I/O接口的基本功能和基本组成部件。 学习I/O端口地址及编址方式。 学习CPU与外部设备的输入/输出方式。 学习DMA传送方式及DMA控制器8237A。 掌握利用A/D转换芯片（ADC 0809）将模拟量转换成数字 量的过程与基本原理。 学会利用ADC0809芯片进行模/数转换的编程方法。
微机原理与接口技术 第7章
ESEG ENDS CSEG SEGMENT
ASSUME ES:ESEG, CS:CSEG START: MOV AX, ESEG
MOV DS, AX MOV ES, AX MOV DI, OFFSET BUFFER MOV CX, 100 CLD DATA_IN: IN AL, 44H TEST AL, 02H JZ DATA_IN
中断数据传送方式是指在CPU执行程序的过程中， 当外设要求与CPU进行数据传送时，通过I/O端口向 CPU发出中断请求，使得CPU暂停当前正在执行的程 序，及时响应接口的中断请求，转去执行中断服务 程序。待输入输出操作执行完毕后，CPU再返回继续 执行原来被中断的程序。
在中断数据传送方式下，CPU在没有收到外设请 求时，可以去处理其他事情，避免了CPU把时间耗费 在等待、查询上，CPU与外设实现了并行工作，这样 就大大提高了CPU的效率。但是，每次执行中断时， 都需要花费时间保护现场。在这种方式下，CPU可以 同时管理多个外设，使CPU进行多任务处理。
查询式数据传送方式的输入接口电路
当输入设备准备好要输 入的数据时，首先将数据送 入锁存器中，并同时对D触发 器触发，使READY为1，通过 数据缓冲器后接到CPU的数据 总线上。
7.1 CPU与外设数据传递方式概览
查询式数据传送方式的输出接口电路
当输出设备将数据输出 后，会发出一个 信号，使 BUSY为0，表示可以执行输 出指令。
在查询式数据传送方式 下，CPU在传送数据过程中， 要不断查询外设，并花费很 多时间来等待外设准备就绪， 大大降低了CPU的工作效率。
7.1 CPU与外设数据传递方式概览
例7-1
假设接口的数据输入端口地址为40H，数据输出端口地址为42H，状态端口地址为44H。
ASSUME ES:ESEG, CS:CSEG START: MOV AX, ESEG
MOV DS, AX MOV ES, AX MOV DI, OFFSET BUFFER MOV CX, 100 CLD DATA_IN: IN AL, 44H TEST AL, 02H JZ DATA_IN
中断数据传送方式是指在CPU执行程序的过程中， 当外设要求与CPU进行数据传送时，通过I/O端口向 CPU发出中断请求，使得CPU暂停当前正在执行的程 序，及时响应接口的中断请求，转去执行中断服务 程序。待输入输出操作执行完毕后，CPU再返回继续 执行原来被中断的程序。
在中断数据传送方式下，CPU在没有收到外设请 求时，可以去处理其他事情，避免了CPU把时间耗费 在等待、查询上，CPU与外设实现了并行工作，这样 就大大提高了CPU的效率。但是，每次执行中断时， 都需要花费时间保护现场。在这种方式下，CPU可以 同时管理多个外设，使CPU进行多任务处理。
查询式数据传送方式的输入接口电路
当输入设备准备好要输 入的数据时，首先将数据送 入锁存器中，并同时对D触发 器触发，使READY为1，通过 数据缓冲器后接到CPU的数据 总线上。
7.1 CPU与外设数据传递方式概览
查询式数据传送方式的输出接口电路
当输出设备将数据输出 后，会发出一个 信号，使 BUSY为0，表示可以执行输 出指令。
在查询式数据传送方式 下，CPU在传送数据过程中， 要不断查询外设，并花费很 多时间来等待外设准备就绪， 大大降低了CPU的工作效率。
7.1 CPU与外设数据传递方式概览
例7-1
假设接口的数据输入端口地址为40H，数据输出端口地址为42H，状态端口地址为44H。
微机原理：第7章IO接口技术-3 (2)
可连接
其频率为波特率的16倍。频率=发送波特率*16
RCLK： 接收数据时钟脉冲。用于检测SIN端输入的数据， 其频率为波特率的16倍。频率=接收波特率*16 INTRPT：中断请求
MODEM联络信号3:
DTR：数据终端设备就绪。计算机 MODEM
DSR：数据通信设备就绪。计算机
RTS：请求发送。 计算机 MODEM
MODEM
CTS：允许发送。 计算机
MODEM
RLSD：接收线路信号检测,表示M已检测到数据线上的数据 RI： 振铃信号，通知计算机M已接收到拨号呼叫。 OUT1和OUT2为输出信号，低电平有效。 由用户编程定义，可作为对外部的控制信号。
8250内部10个端口分配
A2 0 0 0 0 0 0 0 1 1 1 A1 0 0 0 0 0 1 1 0 0 1 A0 0 0 0 1 1 0 1 0 1 0 DLAB标志 0 0 1 1 0 X X X X X 寄存器 写数据发送寄存器 读数据接收寄存器 写除数寄存器低字节 写除数寄存器高字节 写中断允许寄存器 读中断识别寄存器 写线路控制寄存器 写MODEM控制寄存器 读线路状态寄存器 读MODEM状态寄存器
MODEM输入状态改变 接收出错
接收缓冲器满 发送寄存器空
中断识别寄存器: 存放当前优先级最高的中断请求类型编码。
D7 D6 0 0 D5 0 D4 0 D3 0 D2 D1 D0 ID1 ID2 IP
00： 01： 10： 11：
MODEM输入状态改变 发送寄存器空 接收缓冲器满 接收出错
0：有中断 1：无中断
8250的引脚信号1
D7-D0：数据线，双向。 CS0、CS1、CS2：片选输入信号。当CS0=1, CS1=1, CS2=0时， 8250被选中。 CSOUT： 片选输出信号，选中时：CSOUT =1。 A2、A1、A0： 端口选择信号。
其频率为波特率的16倍。频率=发送波特率*16
RCLK： 接收数据时钟脉冲。用于检测SIN端输入的数据， 其频率为波特率的16倍。频率=接收波特率*16 INTRPT：中断请求
MODEM联络信号3:
DTR：数据终端设备就绪。计算机 MODEM
DSR：数据通信设备就绪。计算机
RTS：请求发送。 计算机 MODEM
MODEM
CTS：允许发送。 计算机
MODEM
RLSD：接收线路信号检测,表示M已检测到数据线上的数据 RI： 振铃信号，通知计算机M已接收到拨号呼叫。 OUT1和OUT2为输出信号，低电平有效。 由用户编程定义，可作为对外部的控制信号。
8250内部10个端口分配
A2 0 0 0 0 0 0 0 1 1 1 A1 0 0 0 0 0 1 1 0 0 1 A0 0 0 0 1 1 0 1 0 1 0 DLAB标志 0 0 1 1 0 X X X X X 寄存器 写数据发送寄存器 读数据接收寄存器 写除数寄存器低字节 写除数寄存器高字节 写中断允许寄存器 读中断识别寄存器 写线路控制寄存器 写MODEM控制寄存器 读线路状态寄存器 读MODEM状态寄存器
MODEM输入状态改变 接收出错
接收缓冲器满 发送寄存器空
中断识别寄存器: 存放当前优先级最高的中断请求类型编码。
D7 D6 0 0 D5 0 D4 0 D3 0 D2 D1 D0 ID1 ID2 IP
00： 01： 10： 11：
MODEM输入状态改变 发送寄存器空 接收缓冲器满 接收出错
0：有中断 1：无中断
8250的引脚信号1
D7-D0：数据线，双向。 CS0、CS1、CS2：片选输入信号。当CS0=1, CS1=1, CS2=0时， 8250被选中。 CSOUT： 片选输出信号，选中时：CSOUT =1。 A2、A1、A0： 端口选择信号。
微机原理与接口技术第7章_2 IO接口和总线
A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOW
0 0 0 1 0 &
A B C G1 G2A & G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
200~207h 208~20Fh 210~217h 218~21Fh 220~227h 228~22Fh 230~237h 238~24Fh
74LS30
D0 ~ D7
74LS30为 8 输入与非门 74LS20为 4 输入与非门 74LS32为 2 输入或门
&
0
74LS32 0 ≥1
当地址信号为：
CS
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0
74LS20 0
& RD WR
即地址为 218H 或门74LS32输出0， 使I/O接口的CS有效。
总线的性能指标 • 总线宽度 数据总线的位数，如8伟/16位/32位/64位等。总 线越宽，传输速度就越快，即数据吞吐量就越大。 • 总线传输速率 在总线上每秒传输的最大字节数（MB/s）或比特 数（Mb/s）。 • 总线的时钟频率 总线工作频率。是影响总线传输速率的主要因素 之一。如：ISA（8MHz），PCI（0~33MHz）等。
思考 ：其他的指令为什么不可以？
例:
PC总线
一个输出设备的简单接口电路
输出 设备
图中译码电路的作用：
D7 数据线 ~ 锁存器 D0 A15 地址线 地址 300H ~ 译码 A0 0 与 0 0 IOW 非
只当A15~A0上出现300H时，
（即0000 0011 0000 0000B）
输出0，其他输出1。
微机原理与接口技术_第7章8253
15
§7-1 8253的工作原理 ——8253的内部结构和引脚信号
然后，开始递减计数。即每输入一个时钟脉冲，计数
器的值减1，当计数器的值减为0时，便从OUT引脚输出 一个信号。输出信号的波形主要由工作方式决定，同 时还受到从外部加到GATE引脚上的门控信号控制，它 决定是否允许计数。 当用8253作外部事件计数器时，在CLK脚上所加的计 数脉冲是由外部事件产生的，这些脉冲的间隔可以是 不相等的。 如果要用它作定时器，则CLK引脚上应输入精确的时 钟脉冲。这时，8253所能实现的定时时间，决定于计 数脉冲的频率和计数器的初值，即 定时时间＝时钟脉冲周期tc×预臵的计数初值n
16
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 ③引脚 8253的3个计数器都各有3个引脚，它们是：
CLK0~CLK2：计数器0~2的输入时钟脉冲从这里输
入。频率不能大于2MHz。
OUT0~OUT2：计数器0~2的输出端。
GATE0~GATE2：计数器0~2的门控脉冲输入端。
4
第七章 可编程计数器/定时器8253及其应用 ——概述 2. 不可编程的硬件定时 555芯片是一种常用的不可编程器件，加上外接电阻和电 容就能构成定时电路。这种定时电路结构简单，价格 便宜，通过改变电阻或电容值，可以在一定的定时范 围内改变定时时间。但这种电路在硬件已连接好的情 况下，定时时间和范围就不能由程序来控制和改变， 而且定时精度也不高。 3. 可编程的硬件定时 ①可编程定时器/计数器电路利用硬件电路和中断 方法控制定时，定时时间和范围完全由软件来确 定和改变，并由微处理器的时钟信号提供时间基 准，这种时钟信号由晶体振荡器产生，故计时精
12
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 8253输入信号组合的功能表
§7-1 8253的工作原理 ——8253的内部结构和引脚信号
然后，开始递减计数。即每输入一个时钟脉冲，计数
器的值减1，当计数器的值减为0时，便从OUT引脚输出 一个信号。输出信号的波形主要由工作方式决定，同 时还受到从外部加到GATE引脚上的门控信号控制，它 决定是否允许计数。 当用8253作外部事件计数器时，在CLK脚上所加的计 数脉冲是由外部事件产生的，这些脉冲的间隔可以是 不相等的。 如果要用它作定时器，则CLK引脚上应输入精确的时 钟脉冲。这时，8253所能实现的定时时间，决定于计 数脉冲的频率和计数器的初值，即 定时时间＝时钟脉冲周期tc×预臵的计数初值n
16
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 ③引脚 8253的3个计数器都各有3个引脚，它们是：
CLK0~CLK2：计数器0~2的输入时钟脉冲从这里输
入。频率不能大于2MHz。
OUT0~OUT2：计数器0~2的输出端。
GATE0~GATE2：计数器0~2的门控脉冲输入端。
4
第七章 可编程计数器/定时器8253及其应用 ——概述 2. 不可编程的硬件定时 555芯片是一种常用的不可编程器件，加上外接电阻和电 容就能构成定时电路。这种定时电路结构简单，价格 便宜，通过改变电阻或电容值，可以在一定的定时范 围内改变定时时间。但这种电路在硬件已连接好的情 况下，定时时间和范围就不能由程序来控制和改变， 而且定时精度也不高。 3. 可编程的硬件定时 ①可编程定时器/计数器电路利用硬件电路和中断 方法控制定时，定时时间和范围完全由软件来确 定和改变，并由微处理器的时钟信号提供时间基 准，这种时钟信号由晶体振荡器产生，故计时精
12
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 8253输入信号组合的功能表
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
单稳态触发器 特点： 硬件启动，不自动重复计数。 装入初值后OUT端变高电平， 计数开始OUT端变为低电平， 计数结束后又变高。
方式1工作波形
WR CW N=2
CLK
正常情况
GATE OUT 2 1 0 2 1 0 提前触发，则输出脉冲加宽
提前触发
GATE OUT 2 1 2 1 0
前 N/2或（N+1）/2 个CLK，OUT为高， 后N/2或（N-1）/2 个CLK， OUT为低。
方式3工作波形
WR CLK GATE OUT 4 3 2 1 4 3 2 1 CW N=4
方式4
软件触发选通 特点： 软件启动，不自动重复计数。 装入初值后输出端变高电平， 计数结束输出一个CLK宽度的负脉冲
控制字格式
D7 D6 D5 D4 D3 M2 D2 M1 D1 D0 SC1 SC0 RL1 RL0 M0 BCD 计数制选择 1-BCD计数 0-二进制计数 工作方式选择 000-方式0 001-方式1 x10-方式2 x11-方式3 100-方式4 101-方式5 计数长度选择 00-将计数器中的数据锁存于缓冲器 01-只读/写计数器低8位 10-只读/写计数器高8位 11-先读/写计数器低8位,再读/写计数器高8位 计数器选择 00-计数器0 01-计数器1 10-计数器2 11-非法
初始化程序流程
写入顺序：
写控制字
可按计数器分别写 入控制字和初值。
也可先写所有计数 器控制字，再写入 它们的初值
写计数值低8位
非必须
写计数值高8位
[8253使用举例]
采用8253作定时/计数器，其接口地址为
0120H~0123H。
输入8253的时钟频率为2MHz。
计数器0: 每10ms输出1个CLK脉冲宽的负脉冲 计数器1: 产生10KHz的连续方波信号 计数器2: 启动计数5ms后OUT输出高电平。
0
0 1
0
1 0 1
计数通道0
计数通道1 计数通道2 控制寄存器
1 用于选择四个编址部件之一
全部引线结构
D0 D1 D2 D3 D4 D5 D6 D7 RD WR A0 A1 CS 8 7 6 5 4 3 2 1 22 23 19 20 21 9 11 10 15 14 13 18 16 17 24 12 CLK 0 GATE 0 OUT 0 CLK 1 GATE 1 OUT 1 CLK 2 GATE 2 OUT 2 VC C 地
GATE每出现一次正脉冲，计数一个周期，然后停止 计数。
每个计数周期结束时（减到0时），OUT端输出一个 TCLK宽度的负脉冲。 计数过程中修改初值不影响本轮计数过程。
8253工作方式一览表
工作 方式 0 1 2 3 4 5 启动 计数 软 硬 软/硬 软/硬 软 硬 中止 计数 GATE =0 / GATE =0 GATE =0 GATE =0 / √ √ 自动 更新初值 重复 立即有效 下一轮有效 下一轮有效 下半轮有效 下一轮有效 下一轮有效 输出波形
计数器通道的外部引线
每通道均相同，（n = 0～2）
CLKn
时钟脉冲输入，计数器的计时基准。
GATEn
门控信号输入，控制计数器的启停。
OUTn
计数器输出信号，不同工作方式下产生不同波形。
8253的内部结构
编址部件0
D0 数 据 计数器 0 CLK 0 GATE 0 OUT 0
~
D7 RD WR A0 A1 CS
8086系统中最常用的数字接口电路芯片有：
8253、8255、8250
§ 7.2 可编程定时/计数器8253
引线功能及计数启动方法
6种工作方式及其输出波形
8253的使用:
芯片与系统的连接、芯片的初始化编程
定时/计数器的用途
可以实现定时与计数两个功能，用于 系统时钟 DRAM刷新定时 定时采样 实时控制 脉冲的计数
延时时间可变的上跳沿 宽度为N×TCLK的单一负脉冲 周期为N×TCLK宽度为TCLK的连续负脉冲 周期为N×TCLK的连续方波 宽度为TCLK的单一负脉冲 宽度为TCLK的单一负脉冲
§7.2.2 8253的控制字
用于确定各计数器的工作方式。 8253必须先初始化才能正常工作。 每个计数器都必须初始化一次。 CPU通过OUT指令把控制字写入控制寄存器。
方式4（软件触发选通） 计数过程中，GATE端应保持高电平。 每写入一次初值，计数一个周期，然后停止计数。 每个计数周期结束时（减到0时），OUT端输出一个 TCLK宽度的负脉冲。 计数过程中修改初值不影响本轮计数过程。 方式5（硬件触发选通）
各种工作方式特点
写入初值时，GATE端应保持低电平。
第7章
常用数字接口电路
主要内容
掌握二种可编程接口芯片的应用 了解串行通信的一般概念
§ 7.1 接口电路概述
CPU与外设之间信息交换的通道
作用：
分类：
功能 传送方式 传送的信息类型
信Байду номын сангаас缓冲、信息变换、电平转换、联络控制
输入接口
输出接口
并行接口
串行接口
数字量的输入/输出接口
模拟量的输入/输出接口
总线缓 冲 器 片 读/写 逻辑 内 总 线
计数器 1
CLK 1 GATE 1 OUT 1
编址部件1
控
制
计数器 2
CLK 2 GATE 2 OUT 2
寄存器
编址部件3
编址部件2
编程结构—程序员的观点
计数器(3个)，包括：
16位初值寄存器、16位计数寄存器（减法计数器）
控制寄存器
存放控制命令字（只写）
如何实现定时？
软件方法
用一段程序实现延时 利用程序循环延迟指定的时间 缺点：CPU占用率？延时精度？兼容？
硬件方法
定时/计数器电路
利用脉冲计数在设定的时间输出定时信号
8253是一种硬件定时/计数器芯片
§7.2.1 外部引线及内部结构
3个16位的定时/计数器（通道） 24引脚双列直插式 最高计数频率2MHz TTL电平兼容 单电源+5V供电
*如何读出当前计数值
第1种方法——在计数过程中读计数值 先锁存当前计数值，再用两条输入指令将16 位计数值读出。 第2种方法——停止计数器再读 用GATE信号使计数器停止，再规定RL1和 RL0的读写格式，然后读出。
*扩展定时/计数范围
当定时长度不够时，可把2个或3个计数通 道串联起来使用，甚至可把多个8253串联 起来使用。 如：CLK频率为1MHz，要求在OUT1端产 生频率1Hz的脉冲。 这时可将计数器0、1串联，工作方式都均 为方式3，计数初值均为1000。连接方法 见下页。
方式0
计数结束中断 特点： 软件启动，不自动重复计数 装入初值后OUT端变低电平 计数结束OUT输出高电平。
方式0的工作波形
计数初值=4
WR
CW
N=4
CLK GATE OUT 4 3 2 1 0
WR
CW
N=3
方式0中 GATE的作用
CLK GATE OUT 3 2 2 2 1 0
方式1
§7.3.1 8255的引线及结构
PA 3 PA 2 PA 1 PA 0 RD CS GND A1 A0 PC 7 PC 6 PC 5 PC 4 PC 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2 1 40 5 35 PA 4 PA 5 PA 6 PA 7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB 7 PB 6 PB 5 PB 4 PB 3
方式4工作波形
WR CLK GATE OUT 4 3 2 1 0 CW N=4
方式5
硬件触发选通 特点： 硬件启动，不自动重复计数。 OUT端波形与方式4相同
方式5工作波形
CW WR CLK GATE OUT 4 3 2 1 0 N=5
各种工作方式特点
方式0（计数结束中断） 计数过程中，GATE端应保持高电平。 每写入一次初值计数一个周期，然后停止计数。 OUT端输出是一个约(N+1)TCLK宽度的负脉冲。 计数过程中可随时修改初值重新开始计数。 方式1（单稳态触发器） 门控信号GATE端的跳变触发计数，可重复触发。 若下一次GATE上升沿提前到达，则OUT端负脉冲 拉宽为两次计数过程之和。 计数过程中写入新初值不影响本次计数。
§7.2.4 8253的应用
与系统的连接
设置工作方式 置计数初值
与系统的连接示意图
8253占用4个接口地址： 计数器0 计数器1 计数器2 DB 控制寄存器
#IOW #IOR A1 A0 高位地址 A15-A2
(决定8253的基地址) 译码器
8253
D0~D7 #WR #RD A1 A0 #CS CLK GATE OUT 共三组
画线路连接图，并编写初始化程序。
计算初值
确定计数初值： CNT0： 10ms/0.5us = 20000 CNT1： 2MHz/10KHz = 200 CNT2： 5ms/0.5us = 10000 确定控制字： CNT0：方式2，16位计数值 00 11 010 0 CNT1：方式3，低8位计数值 01 01 011 0 CNT2：方式0， 16位计数值 10 11 000 0
线路连接
8253 GATE0 D0~D7 GATE1 GATE2 ＃WR CLK0 ＃RD CLK1 CLK2 A1 A0
方式1工作波形
WR CW N=2
CLK
正常情况
GATE OUT 2 1 0 2 1 0 提前触发，则输出脉冲加宽
提前触发
GATE OUT 2 1 2 1 0
前 N/2或（N+1）/2 个CLK，OUT为高， 后N/2或（N-1）/2 个CLK， OUT为低。
方式3工作波形
WR CLK GATE OUT 4 3 2 1 4 3 2 1 CW N=4
方式4
软件触发选通 特点： 软件启动，不自动重复计数。 装入初值后输出端变高电平， 计数结束输出一个CLK宽度的负脉冲
控制字格式
D7 D6 D5 D4 D3 M2 D2 M1 D1 D0 SC1 SC0 RL1 RL0 M0 BCD 计数制选择 1-BCD计数 0-二进制计数 工作方式选择 000-方式0 001-方式1 x10-方式2 x11-方式3 100-方式4 101-方式5 计数长度选择 00-将计数器中的数据锁存于缓冲器 01-只读/写计数器低8位 10-只读/写计数器高8位 11-先读/写计数器低8位,再读/写计数器高8位 计数器选择 00-计数器0 01-计数器1 10-计数器2 11-非法
初始化程序流程
写入顺序：
写控制字
可按计数器分别写 入控制字和初值。
也可先写所有计数 器控制字，再写入 它们的初值
写计数值低8位
非必须
写计数值高8位
[8253使用举例]
采用8253作定时/计数器，其接口地址为
0120H~0123H。
输入8253的时钟频率为2MHz。
计数器0: 每10ms输出1个CLK脉冲宽的负脉冲 计数器1: 产生10KHz的连续方波信号 计数器2: 启动计数5ms后OUT输出高电平。
0
0 1
0
1 0 1
计数通道0
计数通道1 计数通道2 控制寄存器
1 用于选择四个编址部件之一
全部引线结构
D0 D1 D2 D3 D4 D5 D6 D7 RD WR A0 A1 CS 8 7 6 5 4 3 2 1 22 23 19 20 21 9 11 10 15 14 13 18 16 17 24 12 CLK 0 GATE 0 OUT 0 CLK 1 GATE 1 OUT 1 CLK 2 GATE 2 OUT 2 VC C 地
GATE每出现一次正脉冲，计数一个周期，然后停止 计数。
每个计数周期结束时（减到0时），OUT端输出一个 TCLK宽度的负脉冲。 计数过程中修改初值不影响本轮计数过程。
8253工作方式一览表
工作 方式 0 1 2 3 4 5 启动 计数 软 硬 软/硬 软/硬 软 硬 中止 计数 GATE =0 / GATE =0 GATE =0 GATE =0 / √ √ 自动 更新初值 重复 立即有效 下一轮有效 下一轮有效 下半轮有效 下一轮有效 下一轮有效 输出波形
计数器通道的外部引线
每通道均相同，（n = 0～2）
CLKn
时钟脉冲输入，计数器的计时基准。
GATEn
门控信号输入，控制计数器的启停。
OUTn
计数器输出信号，不同工作方式下产生不同波形。
8253的内部结构
编址部件0
D0 数 据 计数器 0 CLK 0 GATE 0 OUT 0
~
D7 RD WR A0 A1 CS
8086系统中最常用的数字接口电路芯片有：
8253、8255、8250
§ 7.2 可编程定时/计数器8253
引线功能及计数启动方法
6种工作方式及其输出波形
8253的使用:
芯片与系统的连接、芯片的初始化编程
定时/计数器的用途
可以实现定时与计数两个功能，用于 系统时钟 DRAM刷新定时 定时采样 实时控制 脉冲的计数
延时时间可变的上跳沿 宽度为N×TCLK的单一负脉冲 周期为N×TCLK宽度为TCLK的连续负脉冲 周期为N×TCLK的连续方波 宽度为TCLK的单一负脉冲 宽度为TCLK的单一负脉冲
§7.2.2 8253的控制字
用于确定各计数器的工作方式。 8253必须先初始化才能正常工作。 每个计数器都必须初始化一次。 CPU通过OUT指令把控制字写入控制寄存器。
方式4（软件触发选通） 计数过程中，GATE端应保持高电平。 每写入一次初值，计数一个周期，然后停止计数。 每个计数周期结束时（减到0时），OUT端输出一个 TCLK宽度的负脉冲。 计数过程中修改初值不影响本轮计数过程。 方式5（硬件触发选通）
各种工作方式特点
写入初值时，GATE端应保持低电平。
第7章
常用数字接口电路
主要内容
掌握二种可编程接口芯片的应用 了解串行通信的一般概念
§ 7.1 接口电路概述
CPU与外设之间信息交换的通道
作用：
分类：
功能 传送方式 传送的信息类型
信Байду номын сангаас缓冲、信息变换、电平转换、联络控制
输入接口
输出接口
并行接口
串行接口
数字量的输入/输出接口
模拟量的输入/输出接口
总线缓 冲 器 片 读/写 逻辑 内 总 线
计数器 1
CLK 1 GATE 1 OUT 1
编址部件1
控
制
计数器 2
CLK 2 GATE 2 OUT 2
寄存器
编址部件3
编址部件2
编程结构—程序员的观点
计数器(3个)，包括：
16位初值寄存器、16位计数寄存器（减法计数器）
控制寄存器
存放控制命令字（只写）
如何实现定时？
软件方法
用一段程序实现延时 利用程序循环延迟指定的时间 缺点：CPU占用率？延时精度？兼容？
硬件方法
定时/计数器电路
利用脉冲计数在设定的时间输出定时信号
8253是一种硬件定时/计数器芯片
§7.2.1 外部引线及内部结构
3个16位的定时/计数器（通道） 24引脚双列直插式 最高计数频率2MHz TTL电平兼容 单电源+5V供电
*如何读出当前计数值
第1种方法——在计数过程中读计数值 先锁存当前计数值，再用两条输入指令将16 位计数值读出。 第2种方法——停止计数器再读 用GATE信号使计数器停止，再规定RL1和 RL0的读写格式，然后读出。
*扩展定时/计数范围
当定时长度不够时，可把2个或3个计数通 道串联起来使用，甚至可把多个8253串联 起来使用。 如：CLK频率为1MHz，要求在OUT1端产 生频率1Hz的脉冲。 这时可将计数器0、1串联，工作方式都均 为方式3，计数初值均为1000。连接方法 见下页。
方式0
计数结束中断 特点： 软件启动，不自动重复计数 装入初值后OUT端变低电平 计数结束OUT输出高电平。
方式0的工作波形
计数初值=4
WR
CW
N=4
CLK GATE OUT 4 3 2 1 0
WR
CW
N=3
方式0中 GATE的作用
CLK GATE OUT 3 2 2 2 1 0
方式1
§7.3.1 8255的引线及结构
PA 3 PA 2 PA 1 PA 0 RD CS GND A1 A0 PC 7 PC 6 PC 5 PC 4 PC 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2 1 40 5 35 PA 4 PA 5 PA 6 PA 7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB 7 PB 6 PB 5 PB 4 PB 3
方式4工作波形
WR CLK GATE OUT 4 3 2 1 0 CW N=4
方式5
硬件触发选通 特点： 硬件启动，不自动重复计数。 OUT端波形与方式4相同
方式5工作波形
CW WR CLK GATE OUT 4 3 2 1 0 N=5
各种工作方式特点
方式0（计数结束中断） 计数过程中，GATE端应保持高电平。 每写入一次初值计数一个周期，然后停止计数。 OUT端输出是一个约(N+1)TCLK宽度的负脉冲。 计数过程中可随时修改初值重新开始计数。 方式1（单稳态触发器） 门控信号GATE端的跳变触发计数，可重复触发。 若下一次GATE上升沿提前到达，则OUT端负脉冲 拉宽为两次计数过程之和。 计数过程中写入新初值不影响本次计数。
§7.2.4 8253的应用
与系统的连接
设置工作方式 置计数初值
与系统的连接示意图
8253占用4个接口地址： 计数器0 计数器1 计数器2 DB 控制寄存器
#IOW #IOR A1 A0 高位地址 A15-A2
(决定8253的基地址) 译码器
8253
D0~D7 #WR #RD A1 A0 #CS CLK GATE OUT 共三组
画线路连接图，并编写初始化程序。
计算初值
确定计数初值： CNT0： 10ms/0.5us = 20000 CNT1： 2MHz/10KHz = 200 CNT2： 5ms/0.5us = 10000 确定控制字： CNT0：方式2，16位计数值 00 11 010 0 CNT1：方式3，低8位计数值 01 01 011 0 CNT2：方式0， 16位计数值 10 11 000 0
线路连接
8253 GATE0 D0~D7 GATE1 GATE2 ＃WR CLK0 ＃RD CLK1 CLK2 A1 A0