数字电路与逻辑设计模拟题
数字电路逻辑设计习题3
3-1 分析题图3-1所示电路，写出电路输出Y 1和Y 2的逻辑函数表达式，列出真值表，说明它的逻辑功能。
解：由题图3-1从输入信号出发，写出输出Y 1和Y 2的逻辑函数表达式为1Y A B C =⊕⊕ ； 2()()Y A B C AB A B C A =⊕⋅⋅=⊕⋅+B将上式中的A 、 B 、C 取值000～111，分别求出Y 1和Y 2，可得出真值表如题解 表3-1所示。
题解 表3-1ABCA B ⊕()A B C ⊕⋅AB1Y2Y0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 1 0 0 0 1 0 1 111111综上，由题解 表3-1可以看出，该电路实现了一位全加器的功能。
其中，A 和B 分别是被加数及加数，C 为相邻低位来的进位数；Y1为本位和数，Y 2为相邻高位的进位数。
3-2 分析题图3-2所示电路，要求：写出输出逻辑函数表达式，列出真值表，画出卡诺图，并总结电路功能。
解：由题图3-2从输入信号出发，写出输出F 的逻辑函数表达式为()()F A B C D =:::将上式中的A 、 B 、C 、D 取值0000～1111，求出F ，可得真值表和卡诺图分别如题解 表3-2和题解 图3-1所示。
题解 表3-2A B C DA B : C D :F0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 11 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1综上，由题解 表3-2可以看出，当输入A 、 B 、C 、D 中含有偶数个“1”时，输出；否则，当输入A 、 B 、C 、D 中含有奇数个“1”时，输出。
数字电路及逻辑设计复习题
B
&
&
FB
&
≥1
F
C
&
C
&
（C）
（D）
17. 维持阻塞Ｄ触发器电路中，当ＣＰ脉冲升沿过后，输入信号Ｄ改变，则其输出状态 ______。
(Ａ) 不变； (Ｂ) 不定； (Ｃ) 随Ｄ而变
18. 要实现图中各 TTL 门电路输出端所示的逻辑关系,各电路的接法正确的有 ______________。
A B 悬空
)2。
16. 用与非门实现逻辑函数 Z=AB+AC 时，逻辑表达式应写成__________。
真值表
C 00001111 D1 0 0 1 1 0 0 1 1 D2 0 1 0 1 0 1 0 1 F1 F2 17. 填写如图 TTL 电路的真值表。
D1
&
&
F2
D2
EN F1
C
18. 用代数法可把逻辑函数 Z = AB + ABD + AC + BCD 化简为___________。
相异点
模拟多路转换器
数字多路转换器
11. 凡是使电流IL流入反相器的负载，叫做________，使IL从反相器流出的负载，叫做 ________。
数字电路与逻辑设计
第 6 页 共 24 页
数字电路与逻辑设计复习题（共 137 题）
12. 基本ＲＳ、同步ＲＳ、主从ＪＫ和维持阻塞Ｄ四种不同结构的触发器中，可以作计 数器和移位寄存器的有____________________。
| U REF | _____； (2)计数器的位长Ｎ_____。
(Ａ)无关 (Ｂ)成正比 (Ｃ)成反比 (Ｄ)有关，但无确定的比例关系。 5. 某译码电路需要有四种不同的输出状态，那么输入信号至少应有______个。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
数字电路与逻辑设计复习题
数字电路与逻辑设计复习题一、填空题1．将十进制数转换成等值的二进制数、八进制数、十六进制数。
(23.375)10=( )2=( )8=( )162．十进制数74的余3BCD码是。
3．逻辑函数BCCDBA+++))((的对偶式和反演式（用反演规则）分别为：对偶式：；反演式：；4．若采用奇较验方式，信息码为1000101的校验码为0 。
5．若采用偶较验方式，信息码1101101校验位为 1 。
6．钟控RS触发器的特征方程是Sd+!Rd*Qn ，约束条件是(!Sd)=(!Rd) 。
7．同步RS触发器的特性方程为Q n+1=S+!R*Qn_____；约束方程为RS=0。
8．四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。
9．触发器有个稳态，存储8位二进制信息要个触发器。
10．四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。
11．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能12．三态门的三种可能的输出状态是高电平、低电平、高阻态。
13．具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为64K*8位。
14．具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为8K*8位。
16．（2008）10=（0101 0011 00111011 ）余3BCD。
17．若(,,)(0,1,3,5,7)mF A B C=∑，则：(F = !A*!B+C)*(,,)F A B C=1,3,5 ，(,,)F A B C=2,4,6 。
18数字电路按照是否有记忆功能通常可分为组合逻辑电路和时序逻辑电路两类。
19．74LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。
（选择填TTL 或CMOS ）20．一数据选择器，A1A0为地址信号，D 1=1，D 2=1,D 0=D 3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。
数电模拟试卷
江西科技师范大学《数字电路》模拟试卷一――――――――――――――――――――――――――――――――――一、填空( 每空 1 分，共15 分)1.（17.25）10＝（）22.（65．52）10=（）8421ＢＣＤ＝（）163. [-0101]的原码是[ ]原，补码是[ ]补。
4. 格雷码的特点是相邻两个码组之间有（）位码元不同。
5. 若1010是余三码的一组代码，则它对应的十进制数是（）。
6. 除去有高、低电平两种输出状态外，三态门的第三态输出是（）状态7. 逻辑变量A 和2003个1异或的结果（）。
8. 二进制编码器，输入( )信号，输出( )码9. 要求JK触发器的状态由0→1，其激励输入端JK应为（）。
10. 用n级触发器组成的计数器，其最大计数模是（）。
11. 只读存储器ROM的功能是（）。
12. 将模拟信号转换为数字信号，应选用()电路。
二．选择题（每小题 2 分，共10 分）1.如图所示的电路，输出F的状态是（）A、AB、AC、1D、02. 若已知V DD=12V，V T=3V，则CMOS反相器输出高电平为（）A、3VB、12VC、9VD、3.6V3. 图示卡诺图的标准与或式是（）。
（A为权值高位）A、∏M(0,1,3,5,7,9)B 、∏M(0,1,2,5,6,9)C 、∑M(2,4,6,8,10,11,12,13,14,15)D 、∑M(3,4,7,8,10,11,12,13,14,15)4. 设某函数的表达式F=A+B ，若用4选1多路选择器（数据选择器）来设计，则数据端D 0D 1D 2D 3的状态是（ ）。
（设A 为权值高位）A 、0001B 、0111C 、0101D 、10105. 三极管作为开关时工作区域是( )。
A. 饱和区+放大区B. 击穿区+截止区C. 放大区+击穿区D. 饱和区+截止区三．化简下列逻辑函数，并表示为最简与或式( 每小题5分，共10 分)1.F(A,B,C,D)=∑m (1,3,4,5,10,11,12,13,14,15) 2. F(A,B,C,D)=∑m (3,4,5,10,11,12) +∑d (1,2,13)四 判断下列函数是否存在险象，若有则消除。
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案数字电路与逻辑设计习题及参考答案- 2 -⼀、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. ⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
A. １B. ２C. ４D. 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表⽰⽅法中具有唯⼀性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在⼀个8位的存储单元中，能够存储的最⼤⽆符号整数是 D 。
A.（256）10B.（127）10C.（128）10D.（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求⼀个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
B B.A+C C.（A+B）（A+C） D.B+C9．在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
DA．全部输⼊是0 B.任⼀输⼊是0 C.仅⼀输⼊是0 D.全部输⼊是110．在何种输⼊情况下，“或⾮”运算的结果是逻辑1。
AA．全部输⼊是0 B.全部输⼊是1 C.任⼀输⼊为0，其他输⼊为1 D.任⼀输⼊为1 11．⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.1010112．不与⼗进制数（53.5）10等值的数或代码为C 。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)813．以下参数不是矩形脉冲信号的参数D 。
A.周期B.占空⽐C.脉宽D.扫描期14．与⼋进制数(47.3)8等值的数为： B A. (100111.0101)2 B.(27.6)16 C.(27.3 )16D. (100111.101)215. 常⽤的BCD码有 D 。
数字电路与逻辑设计总复习题
(2)若F(A,B,C)= ∏M( 3, 5, 6, 7) , 则F(A,B,C)=∑m(?)。 解: ∵ F(A,B,C)= ∏M( 3, 5, 6, 7) , 则 F(A,B,C)= ∑ m( 0 , 1 , 2 , 4 ) F(A,B,C)= ∑m( 3, 5, 6, 7)
(5)试写出下列各函数表达式F的F和F′的最小项表 达式。 (1) F ABCD ACD BC D (2) F AB A B BC
=∏(0,1,3)
(3)F(A,B,C)=1⊕A⊕BC=∑m(?)
解: F(A,B,C)= A ⊕ BC
= A· + A · BC BC =A (B + C ) +ABC = A B +A C +ABC
F(A,B,C)= ∑( 0, 1, 2 ,7 )
八、若F1(A,B,C)=∑m(0, 1, 2, 3) ， F2(A,B,C)=∏M(0, 1, 2, 3) , 则F1⊕ F2=（ ? ）。 解:
= A (B C + B) + B + C =A( B +C ) + B + C =A+ B + C + B + C =A+ 1 = 1
解: F=A B( C + D )+B C+A B+A C+B C+B C D =A B C+A B D+B+A B+A C +B C D =A C+A D + B + A +A C +C D =C + D +B +A +C D
ABCD=0001 F=0⊕0⊕0⊕0=0 ABCD=0010 F=0⊕0⊕1⊕1=0
数字电路与逻辑设计1—4章题库
第一章1. 用卡诺图将逻辑函数012567Y A B C m =∑（、、）（、、、、、）化成最简的与或式。
（A ）2. 用卡诺图将逻辑函数014567Y A B C m =∑（、、）（、、、、、）化成最简的与或式。
（A ）3．用卡诺图将逻辑函数(,,,)(2,5,11,14)(0,3,6,7,9,10,13,15)Y A B C D m d =+∑化成最简的与或式。
（B ）4．用卡诺图将逻辑函数(,,,)(0,2,11,13,14)(8,9,10,12,15)Y A B C D m d =+∑化成最简的与或式。
（B ）5．用卡诺图将逻辑函数(,,,)(1,7,8)(3,5,9,10,12,14,15)Y A B C D m d =+∑化成最简的与或式。
（B ）6．用卡诺图将逻辑函数)151052()141187630(),,,(，，，，，，，，，d m D C B A Y +=∑化成最简的与或式。
（B ）7．用卡诺图将逻辑函数)1510652(1411743D 、、、、）、、、、（）、、、（d m C B A Y +∑=化成最简的与或式。
（B ）8．用卡诺图将逻辑函数)30(7421、）、、、（）、、（d m C B A Y +∑=化成最简的与或式。
（B ） 9．用卡诺图将逻辑函数）、、、、、、、、（）、、、（141210985210D m C B A Y ∑=化成最简的与或式。
（B ）10．用卡诺图将逻辑函数''Y AC ABC ACD CD =+++化成最简的与或式。
（B ） 11．用卡诺图将逻辑函数Y C ABC =+化成最简的与或式。
（B ）12．用卡诺图将逻辑函数'''Y AB C BC A BC D =++化成最简的与或式。
（B ） 13．用卡诺图将逻辑函数'''Y AB A C BC C D =+++化成最简的与或式。
西安电子科技大学网教数字逻辑电路模拟题
模拟试题一一、单项选择题（每题2分，共30分）1 、下列数中最大的数是[ ] 。
A （）HB （）DC OD B2 、（） D 的余 3BCD 是 [ ] 。
A BC D3 、与非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。
A CBC ＋ CD A +6 、函数 F=(A ＋ C)(B ＋ ) 的反函数是 [ ] 。
A G=( ＋B) · ＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) · ＋ (B+ )7 、逻辑函数的逻辑相邻项是 [ ] 。
A A CB AC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于时序电路的是 [ ] 。
A 译码器B 触发器C 全加器D 移位寄存器10 、数据选择器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。
A 一个变量B 二个变量C 三个变量D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。
A JK=1XB JK=X0C JK=X1D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。
A 0110 或 1011B 1011 或 1010C 0110 或 1110D 1101 或 110014 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。
中山大学数字电路与逻辑设计(A卷)及答案
（8 分）
解：
4
输入 Ai 0 0 0 0 1 1 1 1 电路图： Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 真值表 0 1 1 0 1 0 0 1
输出 Di Ci 0 1 1 1 0 0 0 1
表达式：
Di Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 m1 m2 m4 m7 m1m2m4m7
Ci Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 m1 m2 m3 m7 m1m2m3m7
2、利用两片 74LS161，实现一个 65 进制计算器，要求各位间为十进制关系。 设计要求： ① 通过置数法和同步级联的方式，利用两片 74LS161 实现一个 65 进制计数器。计数过程为 0－>64。 其中，一片 74LS161 作为个位计数，输出为 8421BCD 码；另外一片 74LS161 作为十位计数，输出亦为 8421BCD 码。 ② 通过清零法和异步级联的方式，利用两片 74LS161 实现一个 65 进制计数器。计数过程为 0－>64。 其中，一片 74LS161 作为个位计数，输出为 8421BCD 码；另外一片 74LS161 作为十位计数，输出亦为 8421BCD 码。 （12 分） 清零 CLRN 0 1 1 1 1 预置 LDN × 0 1 1 1 × × × 0 1 使能 ENT ENP × × 0 × 1 时钟 CP × ↑ × × ↑ D × d × × × 预置输入数据 C × c × × × B × b × × × A × a × × × 输出（QD 为高位） QD 0 d QC 0 c 保持 保持 计数 QB 0 b QA 0 a 异步清零 同步置数 数据保持 数据保持 加法计数 工作模式
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计模拟题 二、填空题 1、（67）10所对应的二进制数为 和十六进制数为 。
2、逻辑函数F=AB+AB的对偶函数Fˊ= 3、在数字逻辑电路中，三极管主要工作在 两种稳定状态。 4、如图2-1所示电路能实现的逻辑关系是F= 。
5、CMOS传输门组成的电路如图2-2所示，当C=0时，U0= ， 当C=1时，U0= 。
6、四选一数据选择器，AB为地址信号，I0=I3=1，I1=C，I2=C，当AB=00时，输出F= ；当AB=10时，输出F= 。
7、3线―8线译码器如图2-3所示，他所实现函数F= 。
8、时序逻辑电路一般由 和 两分组成。 9、半导体存储器，根据用户对存储器进行操作分为 和 两大类。 10、十进制数（56）10转换为二进制数为 和十六进制数为
11、逻辑函数F=A·（B+C）·1的反函数F= 12、由于二极管具有 特性，因此可作为开关元件使用。 13、由oc门构成的电路如图2-4所示，F的表达式为
14、如图2-5所示电路中，F的表达式为 15、八选一数据选择器电路如图2-6所示，他所实现函数F= 16、3线-8线译码器电路如图2-7所示，它所实现函数 F1= ；F2= 。
17、JK触发器，要使nn1，则输入J=K= ；或J= ，K= 18、 型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。 型时序电路的输出仅与电路内部的状态有关。 19、 RAM由若干基本存储电路组成，每个基本存储电路可存放 。
二、选择题 1、（36.7）10 的8421BCD码为。（） A、（0110110.101）8421BCD B、（0011110.1110）8421BCD C、（00110110.0111）8421BCD D、（110110.111）8421BCD 2、与（6B.2）16相对应的二进制数为（） A、（1101011.001）2 B、（01101010.01）2 C（11101011.01）2 D、（01100111.01）2 3、在BCD码中，属于有权码的编码是（） A、余3码 B、循环码 C、格雷码 D、8421码 4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（）
5、如果1-2所示的波形图，其表示的逻辑关系是（） 6、下列器件中，属于组合电路的有（） A、计数器和全加器 B、寄存器和比较器 C、全加器和比较器 D、计数器和寄存器 7、异或门F=AB两输入端A、B中，A=0，则输出端F为（）
A、AB B、B C、B D、0
8、已知4个组合电路的输出F1～F4的函数式非别为：F1=AB+AC， F2=AB+ACD+BC，F3=AB+BC，F4=（A+B）·（A+C），则不会产生竞争冒险的电路是( ) A、电路1 B、电路2 C、电路3 D、电路4 9、边沿触发JK触发器的特征方程是（）
A、θ1n =Jn+kn B、θ1n=Jn+kn
A、CBA B、CBA C、A+B+C D、CBA
A、F=A·B B、F=A+B C、F=BA D、F=BA C、θ1n=Jn+kn D、θ1n=Jn+Kn 10、用n个出发器件构成计数器，可得到的最大计数长度为（ ） A、n B、2n C、n2 D、2n 11、（011001010010.00010110）8421BCD所对应的十进制数为（） A、（652.16）10 B、（1618.13）10
C、（652.13）10 D、（1618.06）10
12、八进制数（321）8对应的二进制数为（）
A、（011010001）2 B、（110011）2
C、（10110111）2 D、（1101011）2
13、与（19）10相对应的余3BCD码是（）
A、（00101100）余3BCD B、（01001100）余3BCD
C、（00110101）余3BCD D、（01011010）余3BCD
14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（）
A、CBA B、CBA C、A+B+C D、CBA
图1-3 15、如图1-4所示的波形图表示的逻辑关系是（）
A、F=BA B、F=A+B C、F=BA D、F=BA
16、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（） 17、组合逻辑电路的特点是（） A、含有存储元件 B、输出、输入间有反馈通路 C、电路输出与以前状态有关 D、全部由门电路构成
18、函数F=CBABCA，当变量取值为（），不会出现冒险现象。 A、B=C=1 B、B=C=0 C、A=1，C=0 D、A=B=0 19、由与非门组成的基本RS触发器的特性方程是（）
A、100001SRRSnnB、100001SRRSnnC、100001SRRSnnD、100001SRRSnn 20、4个触发器构成8421BCD码计数器，共有（）个无效状态。 A、6 B、8 C、10 D、不定 三、分析化简题 1、化简函数
（1）Y1=（BABA·C+CBA）·（AD+BC）（代数法化简） （2）Y2=AB+BD+BCD+ABC（卡诺图化简） （3）Y3（A、B、C、D）=)14,12,4,2,1(m+)10,9,8,7,6,5( （m为函数Y的最小项和，为任意项和）（卡诺图化简） 2、电路如图3-1所示，分析电路逻辑功能。
3、分析图3-2所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图和时序图。 4、图3-3所示电路由555定时器构成，它是什么电路？已知定时电阻R=11 KΩ，要求输出脉冲宽度tw=1秒，试计算定时电容C的数值？
5、图3-4电路中74LS290已接成异步十进制计数器，θ0为最低位，θ3为最高位，设计数器输出高电平为 3.5v，低电平为0v。当θ3θ2θ1θ0=0101时，求输出电压U0的值？
6、化简函数 （1）Y1=BDBADCABA （代数法化简） （2）Y2=CDDACA （卡诺图化简） （3）Y3（A、B、C、D）=）、、、、、（）、、、、（15141312111097531m （m为函数Y3的最小项和，为任意项和）（卡诺图化简） 7、电路如图3-5所示，分析电路逻辑功能。（本题8分） 8、分析图3-6所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。
9、由555定时器构成的多谐振动器如图3-7所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T1，振荡频率f和占空比q。
10、图3-8所示电路是倒T形电阻网络D/A 转换器，已知R=10KΩ，UREF=10V。试求：（1）U0输出范围；（2）当D3D2D1D0=0110时，U0=？
四、设计题 1、用如下器件实现函数Y=ABC，画出逻辑图（或阵列结构图）。 （1）与非门； （2）3线―8线译码器（74LS138）和与非门； （3）八选一数据选择器（74LS151）； （4）ROM的阵列结构图。 2、试用置零法将4位同步二进制计数器74LS161接成十三进制计数器，并画出状态转换图，可以附加必要的门电路。
3、用如下器件实现函数Y=（AB）C+CBA画出逻辑图（或阵列结构图）。（1）与非门； （2）3线-8线译码器（74LS138）和与非门； （3）八选一数据选择器（74LS151）； （4）ROM的阵列结构图。
4．试用置零法将4位同步二进制计数器74LS161接成八进制计数器，并画出状态转换图，可以附加必要的门电路。
数字电路与逻辑设计模拟参考答案 一、 1、C 2、A 3、D 4、B 5、C 6、C 7、B 8、B 9、C 10、D 11、A 12、A 13、B 14、C 15、D 16、D 17、D 18、B 19、C 20、A 二、
（43）16 2、（A+B）·（BA） 1、（1000011）2 ，
3、饱和及截止 4、ACBC 5、Ui1，Ui2 6、1，C 7、m1+m3+m4+m5+m6 8、1 9、组合逻辑电路，存储电路 10、只读存储器，随机读写存储器
（38）16 12、CBA 13、11、（111000）2，单向导电 14、F=AB 15、F=BA=BA 16、CBCABA 或 BACACB 17、m1+m2+m3+m7，m3+m5+m6+m7 18、1，n n 19、米利，摩尔 20、一位二值代码
三、1、（1）Y1=ACD+ABC （2）Y2 =AB+BD+ACD
AB CD 00 01 11 10 00 1 1 1
01 1 11 1 1 1 1 10 1 1