STM32F103引脚功能定义
stm32f103中文手册
2007年10月 第三版 第1页STM32F103x6STM32F103x8 STM32F103xB增强型，32位基于ARM 核心的带闪存、USB 、CAN 的微控制器7个定时器、2个ADC 、9个通信接口功能■ 核心− ARM 32位的Cortex™-M3CPU− 72MHz ，高达90DMips ，1.25DMips/MHz − 单周期硬件乘法和除法——加快计算 ■存储器− 从32K 字节至128K 字节闪存程序存储器 − 从6K 字节至20K 字节SRAM − 多重自举功能■时钟、复位和供电管理− 2.0至3.6伏供电和I/O 管脚− 上电/断电复位(POR/PDR)、可编程电压监测器(PVD)、掉电监测器− 内嵌4至16MHz 高速晶体振荡器− 内嵌经出厂调校的8MHz 的RC 振荡器 − 内嵌40kHz 的RC 振荡器 − 内嵌PLL 供应CPU 时钟− 内嵌使用外部32kHz 晶体的RTC 振荡器 ■低功耗− 3种省电模式：睡眠、停机和待机模式 − VBAT 为RTC 和后备寄存器供电■2个12位模数转换器，1us 转换时间(16通道) − 转换范围是0至3.6V − 双采样和保持功能 − 温度传感器 ■ 调试模式− 串行线调试(SWD)和JTAG 接口 ■DMA− 7通道DMA 控制器− 支持的外设：定时器、ADC 、SPI 、I2C 和USART■多达80个快速I/O 口− 26/36/51/80个多功能双向5V 兼容的I/O 口 − 所有I/O 口可以映像到16个外部中断■ 多达7个定时器− 多达3个同步的16位定时器，每个定时器有多达4个用于输入捕获/输出比较/PWM 或脉冲计数的通道− 16位6通道高级控制定时器− 多达6路PWM 输出 − 死区控制、边缘/中间对齐波形和紧急制动− 2个看门狗定时器(独立的和窗口型的) − 系统时间定时器：24位的、带自动加载功能的■ 多达9个通信接口− 多达2个I2C 接口(SMBus/PMBus)− 多达3个USART 接口，支持ISO7816，LIN ，IrDA 接口和调制解调控制− 多达2个SPI 同步串行接口(18兆位/秒) − CAN 接口(2.0B 主动) − USB 2.0全速接口 ■ ECOPACK ®封装（兼容RoHS ）表一 器件列表 参 考基本型号STM32F103x6 STM32F103C6, STM32F103R6,STM32F103T6STM32F103x8 STM32F103C8, STM32F103R8,STM32F103V8, STM32F103T8STM32F103xB STM32F103RB, STM32F103VB,STM32F103C8初步信息1介绍本文给出了STM32F103xx增强型的订购信息和器件的机械特性。
stm32f103中文手册[13]
![stm32f103中文手册[13]](https://img.taocdn.com/s3/m/c309dec9f80f76c66137ee06eff9aef8951e4847.png)
stm32f103中文手册一、概述高性能的ARM 32位Cortex-M3CPU，主频可达72MHz，具有单周期乘法和硬件除法指令，支持嵌套向量中断控制器（NVIC）和嵌入式跟踪宏单元（ETM）。
高密度的存储器资源，包括64KB至512KB的闪存，20KB至64KB的SR AM，以及可选的2KB的备份SRAM。
丰富的外设资源，包括12个通用定时器，2个高级定时器，3个同步串行接口（SPI），2个I2C接口，5个USART接口，1个USB全速设备接口，1个CAN接口，2个DAC转换器，2个12位ADC转换器，以及多达80个G PIO引脚。
灵活的时钟控制系统，支持4种内部时钟源和4种外部时钟源，以及多种预分频器和倍频器。
低功耗模式，包括睡眠模式、停止模式和待机模式，以及电压监测和温度传感器功能。
先进的调试和编程功能，支持JTAG和SWD接口，以及串行线调试（SWV）和串行线跟踪（SWO）功能。
二、引脚定义stm32f103的引脚定义如下图所示：其中：VDDA和VSSA分别为模拟电源正负极。
VDD和VSS分别为数字电源正负极。
NRST为复位引脚。
BOOT0和BOOT1为启动模式选择引脚。
PA0至PA15为端口A的16个GPIO引脚。
PB0至PB15为端口B的16个GPIO引脚。
PC0至PC15为端口C的16个GPIO引脚。
PD0至PD15为端口D的16个GPIO引脚（仅144引脚封装有）。
PE0至PE15为端口E的16个GPIO引脚（仅144引脚封装有）。
OSC_IN和OSC_OUT为外部晶振输入输出引脚。
JTMS/SWDIO、JTCK/SWCLK、JTDI、JTDO/TRACESWO、JNTRST分别为JTAG/SWD接口的5个信号线。
PB6/PB7/PB8/PB9/PB10/PB11分别可作为I2C1/I2C2接口的SCL/SDA 信号线。
PA4/PA5/PA6/PA7/PB12/PB13/PB14/PB15分别可作为SPI1/SPI2接口的NSS/SCK/MISO/MOSI信号线。
stm32f103芯片手册
stm32f103芯片手册STM32F103是一款Cortex-M3内核的32位MCU芯片，由意法半导体（STMicroelectronics）公司生产。
该芯片具有低功耗、高计算性能和丰富的外设接口的特点，被广泛应用于各种应用领域。
下面是对STM32F103芯片手册的1000字简要介绍。
首先，STM32F103芯片具有强大的计算能力和丰富的存储器资源。
它采用了ARM Cortex-M3内核，主频可高达72MHz，同时支持单周期乘法和硬件除法指令，可快速执行复杂的算法。
此外，芯片内置了128KB或256KB的闪存和20KB的静态RAM，可以存储大量的程序代码和数据。
其次，STM32F103芯片提供了丰富的外设接口，能够满足各种应用需求。
它包括多个通用输入/输出（GPIO）引脚，可用于连接外部设备和传感器。
同时，芯片还提供了多个串行通信接口，如USART、SPI和I2C，可以与其他设备进行高速数据传输。
此外，芯片还支持多个定时器/计数器，用于实现精确的计时和定时功能。
第三，STM32F103芯片具有低功耗特性和丰富的电源管理功能。
它采用了多种节能技术，如待机模式、休眠模式和停机模式，可以最大限度地降低功耗。
同时，芯片还内置了多个电源管理模块，例如低功耗时钟、电压调整器和电池备份电源，以提供稳定可靠的电源供应。
最后，STM32F103芯片还提供了完善的开发工具和支持资源。
意法半导体提供了一整套的软件开发工具，包括Keil MDK和IAR Embedded Workbench等，可简化开发流程。
此外，芯片手册还详细介绍了芯片的引脚定义、寄存器配置、时钟设置、中断管理、外设控制等内容，为开发者提供了全面的技术支持。
综上所述，STM32F103芯片手册详细介绍了该芯片的技术规格、外设接口、低功耗特性和开发支持资源。
它具有强大的计算能力、丰富的存储资源和多样化的外设功能，适用于各种应用领域，如工业控制、智能家居、医疗设备等。
STM32F103增强型中文数据手册
数据手册STM32F103x6STM32F103x8 STM32F103xB 增强型，32位基于ARM核心的带闪存、USB、CAN的微控制器7个16位定时器、2个ADC 、9个通信接口功能■内核：ARM 32位的Cortex™-M3 CPU− 72MHz，1.25DMips/MHz（Dhrystone2.1），0等待周期的存储器−单周期乘法和硬件除法■存储器−从32K字节至128K字节的闪存程序存储器−从6K字节至20K字节的SRAM■时钟、复位和电源管理− 2.0至3.6伏供电和I/O管脚−上电/断电复位(POR/PDR)、可编程电压监测器(PVD)−内嵌4至16MHz高速晶体振荡器−内嵌经出厂调校的8MHz的RC振荡器−内嵌40kHz的RC振荡器− PLL供应CPU时钟−带校准功能的32kHz RTC振荡器■低功耗−睡眠、停机和待机模式−V BAT为RTC和后备寄存器供电■2个12位模数转换器，1us转换时间(16通道) −转换范围：0至3.6V−双采样和保持功能−温度传感器■DMA−7通道DMA控制器−支持的外设：定时器、ADC、SPI、I2C和USART■多达80个快速I/O口− 26/37/51/80个多功能双向5V兼容的I/O口−所有I/O口可以映像到16个外部中断■调试模式−串行线调试(SWD)和JTAG接口■多达7个定时器−多达3个16位定时器，每个定时器有多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道− 16位6通道高级控制定时器−多达6路PWM输出−死区控制、边缘/中间对齐波形和紧急制动−2个看门狗定时器(独立的和窗口型的)−系统时间定时器：24位自减型■多达9个通信接口−多达2个I2C接口(SMBus/PMBus)−多达3个USART接口，支持ISO7816，LIN，IrDA接口和调制解调控制−多达2个SPI同步串行接口(18兆位/秒)− CAN接口(2.0B 主动)− USB 2.0全速接口■ECOPACK®封装（兼容RoHS）表一 器件列表参考基本型号STM32F103x6 STM32F103C6,STM32F103R6,STM32F103T6STM32F103x8 STM32F103C8, STM32F103R8,STM32F103V8, STM32F103T8 STM32F103xB STM32F103RB, STM32F103VB,STM32F103C8数据手册1 介绍 (3)2 规格说明 (3)2.1 器件一览 (4)2.2 概述 (5)3 管脚定义 (11)4 存储器映像 (19)5 电气特性 (20)6 封装参数 (20)7 订货代码 (20)7.1 后续的产品系列 (21)8 版本历史 (21)附录A 重要提示 (22)A.1PD0和PD1在输出模式下 (22)A.2ADC自动注入通道 (22)A.3ADC的混合同步注入+交替模式 (22)A.4ADC通道0 (22)1介绍本文给出了STM32F103xx增强型的订购信息和器件的机械特性。
stm32f103中文手册[7]
![stm32f103中文手册[7]](https://img.taocdn.com/s3/m/38586d2658eef8c75fbfc77da26925c52cc59127.png)
stm32f103中文手册1. 概述stm32f103是一款高性能、低功耗、高集成度的32位微控制器，基于ARM Cortex-M3内核，支持Thumb-2指令集，具有72MHz的主频和64KB至512KB的闪存。
stm32f103具有丰富的外设资源，包括多种通信接口、定时器、模数转换器、DMA控制器、触摸感应控制器等，能够满足各种复杂的应用需求。
stm32f103还具有多种低功耗模式，能够实现动态电源管理，降低系统功耗。
stm32f1 03采用多种封装形式，适用于不同的应用场合。
2. 引脚定义stm32f103的引脚定义如图1所示。
stm32f103的引脚分为四类：电源引脚、复位引脚、晶振引脚和功能引脚。
电源引脚包括VDD、VSS、V DDA和VSSA，分别提供数字电源、数字地、模拟电源和模拟地。
复位引脚包括NRST和BOOT0，分别用于复位芯片和选择启动模式。
晶振引脚包括OSC_IN和OSC_OUT，分别连接外部晶振的输入和输出端。
功能引脚包括多达80个可编程的通用输入输出（GPIO）引脚，以及一些专用功能引脚，如JTAG/SWD调试接口、USB接口等。
图1 stm32f103引脚定义3. 系统架构ARM Cortex-M3内核：是stm32f103的核心部分，负责执行程序指令，处理数据和中断等。
存储器：包括闪存（Flash）、静态随机存储器（SRAM）和备份寄存器（Backupregisters），分别用于存储程序代码、数据和备份数据等。
外设总线：包括总线矩阵（Bus matrix）、总线桥（Bus bridge）和外设总线（Peripheralbus），分别用于连接内核、存储器和外设等。
时钟和复位控制：包括时钟树（Clocktree）、复位控制器（Reset controller）和电源管理单元（Power managementunit），分别用于提供时钟信号、复位信号和电源管理等。
STM32F103RCT6引脚功能及使用
STM32F103RCT6引脚功能及使用脚号引脚名称主功能默认复用重定义备注1VBAT VBAT----说明1 2PC13-TAMPER-RTC PC13TAMPER-RTC--说明3 3PC14-OSC32_IN PC14OSC32_IN--说明3 4PC15-OSC32_OUT PC15OSC32_OUT--说明3 5OSC_IN OSC_IN--CAN_RX晶振6OSC_OUT OSC_OUT--CAN_TX晶振7NRST NRST----复位8PC0PC0ADC123_IN10--ADC 9PC1PC1ADC123_IN11--ADC 10PC2PC2ADC123_IN12--ADC 11PC3PC3ADC123_IN13--ADC 12VSSA VSSA----模拟地13VDDA VDDA----模拟电14PA0-WKUP PA0WKUP--说明4 USART2_CTS说明5 ADC123_IN0TIM2_CH1_ETR说明6 TIM5_CH1TIM8_ETR15PA1PA1USART2_RTS--ADC123_IN1TIM2_CH2TIM5_CH216PA2PA2USART2_TX--ADC123_IN2TIM2_CH3TIM5_CH317PA3PA3USART2_RX--ADC123_IN3TIM2_CH4TIM5_CH418VSS_4VSS_4----数字地19VDD_4VDD_4----数字电20PA4PA4USART2_CK--ADC12_IN4SPI1_NSSDAC_OUT121PA5PA5ADC12_IN5--SPI1_SCKDAC_OUT222PA6PA6ADC12_IN6TIM1_BKIN TIM3_CH1TIM8_BKINSPI1_MISO23PA7PA7ADC12_IN7TIM1_CH1N TIM3_CH2TIM8_CH1NSPI1_MOSI24PC4PC4ADC12_IN14--25PC5PC5ADC12_IN15--26PB0PB0ADC12_IN8TIM1_CH2N TIM3_CH3TIM8_CH2N27PB1PB1ADC12_IN9TIM1_CH3N TIM3_CH4TIM8_CH3N28PB2PB2----BOOT129PB10PB10USART3_TXTIM2_CH3 I2C2_SCL30PB11PB11USART3_RXTIM2_CH4 I2C2_SDA31VSS_1VSS_1----数字地32VDD_1VDD_1----数字电33PB12PB12USART3_CK--TIM1_BKINSPI2_NSS说明7 I2C2_SMBAI2S2_WS34PB13PB13USART3_CTS--TIM1_CH1NSPI2_SCKI2S2_CK35PB14PB14USART3_RTS--TIM1_CH2NSPI2_MISO36PB15PB15TIM1_CH3N--SPI2_MOSII2S2_SD37PC6PC6TIM8_CH1TIM3_CH1I2S2_MCKSDIO_D6说明838PC7PC7TIM8_CH2NTIM3_CH2 I2S3_MCKSDIO_D739PC8PC8TIM8_CH3NTIM3_CH3 SDIO_D040PC9PC9TIM8_CH4TIM3_CH4 SDIO_D141PA8PA8USART1_CK--TIM1_CH1MCO42PA9PA9USART1_TX--TIM1_CH243PA10PA10USART1_RX--TIM1_CH344PA11PA11USART1_CTS--TIM1_CH4USBDMCAN_RX45PA12PA12USART1_RTS--TIM1_ETRUSBDPCAN_TX46PA13JTMS--PA13 SWDIO47VSS_2VSS_2----数字地48VDD_2VDD_2----数字电49PA14JTCK--PA14SWCLK50PA15JTDI SPI3_NSS PA15I2S3_WSTIM2_CH1_ETRSPI1_NSS51PC10PC10UART4_TX USART3_TXSDIO_D252PC11PC11UART4_RX USART3_RXSDIO_D353PC12PC12UART5_TX USART3_CKSDIO_CK54PD2PD2UART5_RX--TIM3_ETRSDIO_CMD55PB3JTDO SPI3_SCKPB3TIM2_CH2 I2S3_CKSPI1_SCKTRACESWO56PB4NJTRST SPI3_MISOPB4 TIM3_CH1 SPI1_MISO57PB5PB5SPI3_MOSI TIM3_CH2 I2C1_SMBASPI1_MOSI I2S3_SD58PB6PB6TIM4_CH1USART1_TXI2C1_SCL59PB7PB7TIM4_CH2USART1_RXI2C1_SDA60BOOT0BOOT0----61PB8PB8TIM4_CH3I2C1_SCL SDIO_D4CAN_RX62PB9PB9TIM4_CH4I2C1_SDA SDIO_D5CAN_TX63VSS_3VSS_3----数字地64VDD_3VDD_3--数字电说明：1)VBAT：VBAT给RTC和备份区域供电，目的是在VDD断电时保证相关区域的数据内容有效，一般连接到外部电池。
STM32F103_数据手册(中文)
系统时钟的选择是在启动时进行，复位时内部8MHz的RC振荡器被选为默认的CPU时钟，随后可以选 择外部的、具失效监控的4~16MHz时钟；当外部时钟失效时，它将被隔离，同时产生相应的中断。 同样，在需要时可以采取对PLL时钟完全的中断管理(如当一个外接的振荡器失效时)。 具有多个预分频器用于配置AHB的频率、高速APB(APB2)和低速APB(APB1)区域。AHB和高速APB 的最高频率是72MHz，低速APB的最高频率为36MHz。参考图二的时钟驱动框图。
参照2008年4月 STM32F103xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准）
4/30
STM32F103xC, STM32F103xD, STM32F103xE数据手册
● 代码可以在除PC卡外的片外存储器运行； ● 目标频率为SYSCLK/2，即当系统时钟为72MHz时，外部访问的速度可达36MHz；
STM32F103xC、STM32F103xD和STM32F103xE增强型系列拥有内置的ARM核心，因此它与
所有的ARM工具和软件兼容。
图一是该系列产品的功能框图。
内置闪存存储器
高达512K字节的内置闪存存储器，用于存放程序和数据。
CRC(循环冗余校验)计算单元
CRC(循环冗余校验)计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。 在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC 60335-1标准的范 围内，它提供了一种检测闪存存储器错误的手段，CRC计算单元可以用于实时地计算软件的签名， 并与在链接和生成该软件时产生的签名对比。
− 多达3个SPI接口(18M位/秒)，2个可复用为 I2S接口
STM32F103VB IO管脚定义列表
Doc ID 13587 Rev 1327/99Table 5.Medium-density STM32F103xx pin definitionsPinsPin nameT y p e (1)I / O L e v e l (2)Main function (3) (after reset)Alternate functions (4)L F B G A 100L Q F P 48/V F Q F P N 48T F B G A 64L Q F P 64L Q F P 100V F Q F P N 36Default RemapA3--1-PE2I/O FT PE2TRACECK B3--2-PE3I/O FT PE3TRACED0C3--3-PE4I/O FT PE4TRACED1D3--4-PE5I/O FT PE5TRACED2E3--5-PE6I/O FT PE6TRACED3B21B216-V BATS V BAT A22A227-PC13-TAMPER-RTC (5)I/OPC13(6)TAMPER-RTC A13A138-PC14-OSC32_IN (5)I/O PC14(6)OSC32_IN B14B149-PC15-OSC32_OUT (5)I/O PC15(6)OSC32_OUTC2---10-V SS_5S V SS_5D2---11-V DD_5S V DD_5C15C15122OSC_IN I OSC_IN D16D16133OSC_OUT O OSC_OUT E17E17144NRST I/O NRST F1-E3815-PC0I/O PC0ADC12_IN10 F2-E2916-PC1I/O PC1ADC12_IN11 E2-F21017-PC2I/O PC2ADC12_IN12 F3--(7)1118-PC3I/O PC3ADC12_IN13G18F112195V SSA S V SSA H1---20-V REF-S V REF-J1-G1(7)-21-V REF+S V REF+K19H113226V DDA SV DDA G210G214237P A0-WKUPI/OP A0WKUP/USART2_CTS (8)/ADC12_IN0/TIM2_CH1_ETR (8)H211H215248P A1I/O P A1USART2_RTS (8)/ADC12_IN1/ TIM2_CH2(8)28/99 Doc ID 13587 Rev 13J212F316259P A2I/O P A2USART2_TX (8)/ADC12_IN2/ TIM2_CH3(8)K213G3172610P A3I/O P A3USART2_RX (8)/ADC12_IN3/TIM2_CH4(8)E4-C21827-V SS_4S V SS_4F4-D21928-V DD_4S V DD_4G314H3202911P A4I/OP A4SPI1_NSS (8)/ USART2_CK (8)/ ADC12_IN4 H315F4213012P A5I/O P A5SPI1_SCK (8)/ ADC12_IN5 J316G4223113P A6I/O P A6SPI1_MISO (8)/ADC12_IN6/TIM3_CH1(8)TIM1_BKINK317H4233214P A7I/O P A7SPI1_MOSI (8)/ADC12_IN7/TIM3_CH2(8)TIM1_CH1NG4-H52433PC4I/O PC4ADC12_IN14 H4-H62534PC5I/O PC5ADC12_IN15 J418F5263515PB0I/O PB0ADC12_IN8/TIM3_CH3(8)TIM1_CH2N K419G5273616PB1I/OPB1ADC12_IN9/TIM3_CH4(8)TIM1_CH3N G520G6283717PB2I/O FT PB2/BOOT1H5---38-PE7I/O FT PE7TIM1_ETR J5---39-PE8I/O FT PE8TIM1_CH1N K5---40-PE9I/O FT PE9TIM1_CH1G6---41-PE10I/O FT PE10TIM1_CH2N H6---42-PE11I/O FT PE11TIM1_CH2J6---43-PE12I/O FT PE12TIM1_CH3N K6---44-PE13I/O FT PE13TIM1_CH3G7---45-PE14I/O FTPE14TIM1_CH4Table 5.Medium-density STM32F103xx pin definitions (continued)PinsPin nameT y p e (1)I / O L e v e l (2)Main function (3) (after reset)Alternate functions (4)L F B G A 100L Q F P 48/V F Q F P N 48T F B G A 64L Q F P 64L Q F P 100V F Q F P N 36Default RemapDoc ID 13587 Rev 1329/99H7---46-PE15I/O FT PE15TIM1_BKIN J721G72947-PB10I/O FT PB10I2C2_SCL/USART3_TX (8)TIM2_CH3K722H73048-PB11I/O FT PB11I2C2_SDA/ USART3_RX (8)TIM2_CH4E723D6314918V SS_1S V SS_1F724E6325019V DD_1SV DD_1K825H83351-PB12I/O FTPB12SPI2_NSS/I2C2_SMBAl/USART3_CK (8)/TIM1_BKIN (8)J826G83452-PB13I/O FT PB13SPI2_SCK/USART3_CTS (8)/TIM1_CH1N (8)H827F83553-PB14I/O FT PB14SPI2_MISO/ USART3_RTS (8) TIM1_CH2N (8)G828F73654-PB15I/O FT PB15SPI2_MOSI/TIM1_CH3N (8)K9---55-PD8I/O FT PD8USART3_TX J9---56-PD9I/O FT PD9USART3_RX H9---57-PD10I/O FT PD10USART3_CK G9---58-PD11I/O FT PD11USART3_CTS K10---59-PD12I/O FT PD12TIM4_CH1 / USART3_RTS J10---60-PD13I/O FT PD13TIM4_CH2H10---61-PD14I/O FT PD14TIM4_CH3G10---62-PD15I/O FT PD15TIM4_CH4F10-F63763-PC6I/O FT PC6TIM3_CH1E10E73864-PC7I/O FT PC7TIM3_CH2F9E83965-PC8I/O FT PC8TIM3_CH3E9-D84066-PC9I/O FT PC9TIM3_CH4D929D7416720P A8I/O FTP A8USART1_CK/TIM1_CH1(8)/MCOTable 5.Medium-density STM32F103xx pin definitions (continued)PinsPin nameT y p e (1)I / O L e v e l (2)Main function (3) (after reset)Alternate functions (4)L F B G A 100L Q F P 48/V F Q F P N 48T F B G A 64L Q F P 64L Q F P 100V F Q F P N 36Default Remap30/99 Doc ID 13587 Rev 13C930C7426821P A9I/O FT P A9USART1_TX (8)/ TIM1_CH2(8)D1031C6436922P A10I/O FTP A10USART1_RX (8)/ TIM1_CH3(8)C1032C8447023P A11I/O FT P A11USART1_CTS/ CANRX (8)/ USBDM TIM1_CH4(8)B1033B8457124P A12I/O FT P A12USART1_RTS/ CANTX (8) //USBDP TIM1_ETR (8)A1034A8467225P A13I/O FT JTMS/SWDIO P A13F8---73-Not connectedE635D5477426V SS_2S V SS_2F636E5487527V DD_2SV DD_2A937A7497628P A14I/O FT JTCK/SWCLK P A14A838A6507729P A15I/O FT JTDI TIM2_CH1_ETR/ P A15 /SPI1_NSS B9-B75178PC10I/O FT PC10USART3_TX B8-B65279PC11I/O FT PC11USART3_RX C8-C55380PC12I/O FT PC12USART3_CK D85C15812PD0I/O FTOSC_IN (9)CANRX E86D16823PD1I/O FT OSC_OUT (9)CANTXB7B55483-PD2I/O FT PD2TIM3_ETRC7---84-PD3I/O FT PD3USART2_CTS D7---85-PD4I/O FT PD4USART2_RTS B6---86-PD5I/O FT PD5USART2_TX C6---87-PD6I/O FT PD6USART2_RX D6---88-PD7I/O FT PD7USART2_CK A739A5558930PB3I/O FTJTDOTIM2_CH2 / PB3 TRACESWO SPI1_SCK A640A4569031PB4I/O FT JNTRSTTIM3_CH1/ PB4/ SPI1_MISOTable 5.Medium-density STM32F103xx pin definitions (continued)PinsPin nameT y p e (1)I / O L e v e l (2)Main function (3) (after reset)Alternate functions (4)L F B G A 100L Q F P 48/V F Q F P N 48T F B G A 64L Q F P 64L Q F P 100V F Q F P N 36Default RemapDoc ID 13587 Rev 1331/99C541C4579132PB5I/O PB5I2C1_SMBAl TIM3_CH2 / SPI1_MOSI B542D3589233PB6I/O FT PB6I2C1_SCL (8)/TIM4_CH1(8)USART1_TX A543C3599334PB7I/O FT PB7I2C1_SDA (8)/TIM4_CH2(8)USART1_RXD544B4609435BOOT0I BOOT0B445B36195-PB8I/O FT PB8TIM4_CH3(8)I2C1_SCL / CANRX A446A36296-PB9I/O FT PB9TIM4_CH4(8)I2C1_SDA/CANTXD4---97-PE0I/O FT PE0TIM4_ETRC4---98-PE1I/O FT PE1E547D4639936V SS_3S V SS_3F548E4641001V DD_3SV DD_31.I = input, O = output, S = supply.2.FT = 5 V tolerant.3.Function availability depends on the chosen device. For devices having reduced peripheral counts, it is always the lowernumber of peripheral that is included. For example, if a device has only one SPI and two USARTs, they will be called SPI1 and USART1 & USART2, respectively. Refer to Table 2 on page 10.4.If several peripherals share the same I/O pin, to avoid conflict between these alternate functions only one peripheral shouldbe enabled at a time through the peripheral clock enable bit (in the corresponding RCC peripheral clock enable register).5.PC13, PC14 and PC15 are supplied through the power switch. Since the switch only sinks a limited amount of current(3mA), the use of GPIOs PC13 to PC15 in output mode is limited: the speed should not exceed 2 MHz with a maximum load of 30 pF and these IOs must not be used as a current source (e.g. to drive an LED).6.Main function after the first backup domain power-up. Later on, it depends on the contents of the Backup registers evenafter reset (because these registers are not reset by the main reset). For details on how to manage these IOs, refer to the Battery backup domain and BKP register description sections in the STM32F10xxx reference manual, available from the STMicroelectronics website: .7.Unlike in the LQFP64 package, there is no PC3 in the TFBGA64 package. The V REF+ functionality is provided instead.8.This alternate function can be remapped by software to some other port pins (if available on the used package). For moredetails, refer to the Alternate function I/O and debug configuration section in the STM32F10xxx reference manual, available from the STMicroelectronics website: .9.The pins number 2 and 3 in the VFQFPN36 package, 5 and 6 in the LQFP48 and LQFP64 packages, and C1 and C2 in theTFBGA64 package are configured as OSC_IN/OSC_OUT after reset, however the functionality of PD0 and PD1 can be remapped by software on these pins. For the LQFP100 package, PD0 and PD1 are available by default, so there is no need for remapping. For more details, refer to the Alternate function I/O and debug configuration section in the STM32F10xxx reference manual.The use of PD0 and PD1 in output mode is limited as they can only be used at 50 MHz in output mode.Table 5.Medium-density STM32F103xx pin definitions (continued)PinsPin nameT y p e (1)I / O L e v e l (2)Main function (3) (after reset)Alternate functions (4)L F B G A 100L Q F P 48/V F Q F P N 48T F B G A 64L Q F P 64L Q F P 100V F Q F P N 36Default Remap。
stm32f103中文手册[6]
stm32f103中文手册一、概述stm32f103c8/cb：64KB或128KB闪存，20KBSRAM，48引脚或64引脚LQFP封装。
stm32f103r8/rb：64KB或128KB闪存，20KBSRAM，64引脚LQFP封装。
stm32f103v8/vb：64KB或128KB闪存，20KBSRAM，100引脚LQFP封装。
stm32f103rc/rd/re：256KB或384KB或512KB闪存，48KB或64KB SRAM，64引脚或100引脚LQFP封装。
stm32f103vc/vd/ve：256KB或384KB或512KB闪存，48KB或64KB SRAM，100引脚LQFP封装。
stm32f103zc/zd/ze：256KB或384KB或512KB闪存，48KB或64KB SRAM，144引脚LQFP封装。
stm32f103系列的主要特性如下：72MHz的主频，1.25 DMIPS/MHz的性能。
从2.0V到3.6V的工作电压范围。
从-40°C到+85°C的工作温度范围。
多种低功耗模式，包括停机模式、待机模式、睡眠模式和停止模式。
多达7个定时器，包括3个16位通用定时器、1个16位高级定时器、2个基本定时器和1个看门狗定时器。
多达3个同步串行接口（SPI），支持I2S协议。
多达3个通用异步收发器（USART），支持ISO7816协议、LIN协议、IrDA协议和调制解调器控制。
多达2个通用串行总线（USB），支持USB 2.0全速设备和CAN2.0B协议。
多达2个I2C总线接口，支持400KHz的快速模式和10KHz的低速模式。
多达3个12位模数转换器（ADC），支持1.2us的转换时间和多通道扫描模式。
多达2个12位数模转换器（DAC），支持8位和12位的数据格式和双缓冲区输出模式。
多达80个通用输入输出端口（GPIO），支持多种工作模式和中断功能。
多达15个可屏蔽中断源和一个非屏蔽中断源（NMI）。
STM32F103VET6
完整的STM32F103xx增强型系列产品包括从36脚至100脚的五种不同封装形式；根据不同的封装形 式，器件中的外设配置不尽相同。下面给出了该系列产品中所有外设的基本介绍。数据手册来自STM32F103x6
功能
STM32F103x8 STM32F103xB
增强型，32位基于ARM核心的带闪存、USB、CAN的微控制器 7个16位定时器、2个ADC 、9个通信接口
■ 内核：ARM 32位的Cortex™-M3 CPU
− 72MHz，1.25DMips/MHz （Dhrystone2.1），0等待周期的存储器
40c至105c结温达125cstm32f103增强型管脚定义图二stm32f103xx增强型vfqfpn36管脚2007年11月第四版第11页stm32f103增强型图三stm32f103xx增强型lqfp100管脚2007年11月第四版第12页stm32f103增强型stm32f103xx增强型lqfp48管脚2007年11月第四版第13页stm32f103增强型stm32f103xx增强型bga100管脚2007年11月第四版第14页stm32f103增强型默认功能重定义功能a3ftpe2traceckb3ftpe3traced0c3ftpe4traced1d3ftpe5traced2e3ftpe6traced3b2vbata2pc13tamperrtc4pc135tamperrtca1pc14osc32in4pc145osc32inb1pc15osc32out4pc155osc32outc2vss5d2vdd5c1oscind1oscoute1nrstf1pc0adc12in10f2pc1adc12in11e21017pc2adc12in12f31118pc3adc12in13g11219vssah1vrefj1vrefk11322vddag2101423pa0wkupusart2cts7adc12in0tim2ch1etr7h2111524pa1usart2rts7adc12in1tim2ch27j2121625pa2usart2tx7adc12in2tim2ch37k213172610pa3pa3usart2rx7adc12in3tim2ch47e41827vss4可选功能脚位管脚名称主功能复位后1928vdd42007年11月第四版第15页stm32f103增强型默认功能重定义功能g314202911pa4pa4spi1nss7usart2ck7adc12in4h315213012pa5pa5spi1sck7adc12in5j316223113pa6pa6spi1miso7adc12in6tim3ch17tim1bkink317233214pa7pa7spi1mosi7adc12in7tim3ch27tim1ching42433pc4adc12in14h42534pc5adc12in15j418263515pb0pb0adc12in8tim3ch37tim1ch2nk419273616pb1pb1a
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1
器件一览
表二：器件功能和配置(STM32F103xx 增强型)
外设 闪存(K字节) RAM(K字节) 通用 定时器 高级 SPI I2C 通信 USART USB CAN 通用I/O端口 12位同步ADC CPU频率 工作电压 工作温度 封装 VFQFPN36 1 1 2 1 1 26 2 10通道 1 2 2 3 1 1 1 1 2 1 1 1 2 2 3 1 1 32 2 10通道 72MHz 2.0至3.6V -40至+85°C / -40至+105°C LQFP48 LQFP64 LQFP100, BGA100 2 2 3 1 1 1 1 2 1 1 51 2 16通道 1 2 2 3 1 1 1 2 2 3 1 1 80 STM32F103Tx 32 10 2 64 20 3 32 10 2
PA4 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2/BOOT1 PE7 PE8 PE9 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11 VSS_1 VDD_1 PB12
J4 18 26 35 15 K4 19 27 36 16 G5 20 28 37 17 H5 - - 38 J5 - - 39 K5 - - 40 G6 - - 41 H6 - - 42 J6 - - 43 K6 - - 44 G7 - - 45 H7 - - 46 J7 21 29 47 K7 22 30 48 -
WKUP/USART2_CTS(6) ADC12_IN0/TIM2_CH1 _ETR(6) USART2_RTS(6)/ADC1 2_IN1/TIM2_CH2(6) USART2_TX(6)/ADC12 _IN2/TIM2_CH3(6) USART2_RX(6)/ADC12 _IN3/TIM2_CH4(6)
PA4 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2/BOOT1 PE7 PE8 PE9 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11 VSS_1 VDD_1 PB12
I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O S S S I/O FT FT FT FT FT FT FT FT FT FT FT FT FT
FT FT FT FT FT
TRACECK TRACED0 TRACED1 TRACED2 TRACED3 TAMPER-RTC
ADC12_IN10 ADC12_IN11 ADC12_IN12 ADC12_IN13
G2 10 14 23 H2 11 15 24 J2 12 16 25
K2 13 17 26 10 E4 F4 18 27 19 28 -
STM32F103Cx STM32F103Rx STM32F103Vx
64 20 3
128 20 3
32 10 2
64 20 3
128
64 20 3
Hale Waihona Puke 1282007年10月
第三版
第3页
STM32F103 增强型 图一.STM32F103xx增强型模块框图
工作温度=-40 至+105°C (结温达 125°C) AF: I/O 口上的其他功能
2007年10月
第三版
第14页
STM32F103 增强型
表三.管脚定义(续)
脚位 VFQFPN36 LQFP100 BGA100 LQFP48 LQFP64 管脚名称 类 型 I/O电平 主功能 (复位后) 默认的其他功能
G3 14 20 29 11 H3 15 21 30 12 J3 16 22 31 13 K3 17 23 32 14 G4 H4 24 33 25 34 -
2 3 4 5 6 7 8 9
PE2 PE3 PE4 PE5 PE6 VBAT PC13-TAMPER-RTC(4) PC14-OSC32_IN(4) PC15-OSC32_OUT(4) VSS_5 VDD_5 OSC_IN OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VREFVREF+ VDDA PA0-WKUP PA1 PA2 PA3 VSS_4 VDD_4
2007年10月
第三版
第9页
STM32F103 增强型
3
管脚定义
图二.STM32F103xx增强型VFQFPN36管脚
2007年10月
第三版
第10页
STM32F103 增强型 图三.STM32F103xx增强型LQFP100管脚
图四.STM32F103xx增强型LQFP64管脚
2007年10月
第三版
A3 B3 C3 D3 E3 B2 A2 A1 B1 C2 D2 C1 D1 E1 F1 F2 E2 F3 G1 H1 J1 K1
1 2 3 4 5 6 7 8 9
1 2 3 4 5 6 7 8 9 10 11 12 13
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22
第11页
STM32F103 增强型 图五.STM32F103xx增强型LQFP48管脚
2007年10月
第三版
第12页
STM32F103 增强型 图六.STM32F103xx增强型BGA100管脚
2007年10月
第三版
第13页
STM32F103 增强型
表三. 管脚定义
脚位 VFQFPN36 LQFP100 BGA100 LQFP48 LQFP64 管脚名称 类 型 I/O I/O I/O I/O I/O S I/O I/O I/O S S I O I/O I/O I/O I/O I/O S S S S I/O I/O I/O I/O S S I/O电平 主功能 (复位后) PE2 PE3 PE4 PE5 PE6 VBAT PC13 PC14-OSC32_IN PC15-OSC32_OUT VSS_5 VDD_5 OSC_IN OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VREFVREF+ VDDA PA0 PA1 PA2 PA3 VSS_4 VDD_4 默认的其他功能