Spartan-6管脚定义及作用
Xilinx Spartan6 IO 电平读书笔记
Xilinx Spartan6 IO 电平读书笔记FPGA的IO支持多种电平标准,但是其中用几点的概念比较模糊,在此特意记下:最近在用xilinx的spartan 6 与ARM进行通信，但是FPGA的逻辑电平是3.3V 的LVTTL标准,而ARM输出的是1.8V的电平标准，两者IO电平的不匹配，出现了一些问题如下：FPGA在VCCO = 3.3V是，是否可以设置FPGA的IO电平标准为1.8V？在翻阅了《Spartan-6 FPGA SelectIO Resources》后，得到了以下信息：Spartan-6的供电来源于3个引脚：VCCINT、VCCO、VCCAUX。
VCCINT is the main power supply for the internal FPGA logic. VCCINT also powers some of the available input drivers.VCCINT主要为FPGA的内部逻辑单元供电，同时也会给一些输入供电。
The VCCO supplies, one for each of the I/O banks,power the output drivers and some of the input drivers. The voltage on the VCCO pins determines the voltage swing of the output signal.Many of the low-voltage I/O standards supported by Spartan-6 devices require adifferent output drive voltage (VCCO). As a result, each device often supportsmultiple output drive source voltages.Output buffers within a given VCCO bank must share the same output drivesource voltage. The following I/Ostandards input buffers also use the VCCO voltage supply:LVCMOS25 (when VCCAUX = 3.3V)LVCMOS18_JEDECLVCMOS15_JEDECLVCMOS12_JEDECPCIMOBILE_DDRSpartan-6 FPGAs allow multiple I/Ostandards to be combined in the same device. Although the outputs are always powered byVCCO, multiple standards are availableunder one of the five possible VCCO values. In addition, inputs often do notneed to match the voltage applied to VCCO. Further flexibility is achieved withmultiple VCCO levels in a single device.Each bank of I/Os has independent VCCO and VREF rails. This allows each bank to be powered at VCCO and VREF levels independent of how the other banksare set. VCCO provides power primarily to the I/O outputbuffers, and VREF supplies a reference voltage for HSTL and SSTL inputs. The VCCO pins are dedicated power pins and must bepowered at all times with a voltage rail from thePCB. However, the VREF pins are dual-purpose pins; they can be used as regular I/O pinsor VREF-supply pins. When a bank uses VREF-powered inputs (as an example, for the SSTL or HSTL standards), thedesign must use the VREF pin s to supply the FPGA’s internal VREF rail with the reference voltage. If the SSTL or HSTL inputs are not used in a bank,the VREF pins in that bank can be used as regular I/O pins. Table 1-5 lists the VCCO and VREF requirements.VCCO在FPGA中，每个Bank都有自己独立的VCCO，每个Bank的VCCO可以供不同的电源，以实现不同的Bank实现不同的IO标准，在同一个Bank中，VCCO只能是一个标准，通过上面的解释中，可以看到，IO的输出都是由VCCO供电的，也就是说每个Bank的IO输出电压决定于VCCO，同时部分标准的输入也是由VCCO提供电源的。
Ompal138+Spartan-6FPGA核心板规格软硬件资料数据手册
Ompal138+Spartan-6FPGA核心板规格软硬件资料数据手册核心板简介创龙科技SOM-TL138F是一款基于TI OMAP-L138（定点/浮点DSP C674x + ARM9) + 紫光同创Logos/Xilinx Spartan-6低功耗FPGA处理器设计的工业级核心板。
核心板内部OMAP-L138与Logos/Spartan-6通过uPP、EMIFA、I2C通信总线连接，并通过工业级B2B连接器引出网口、EMIFA、SATA、USB、LCD等接口。
核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
用户使用核心板进行二次开发时，仅需专注上层运用，降低了开发难度和时间成本，可快速进行产品方案评估与技术预研。
图 1 核心板正面图图 2 核心板背面图图 3 核心板斜视图图 4 核心板侧视图典型应用领域•运动控制•电力设备•仪器仪表•医疗设备•通信探测•惯性导航软硬件参数硬件框图图 5 核心板硬件框图图 6 OMAP-L138资源框图图 7 Logos特性图 8 Spartan-6特性硬件参数表 1 OMAP-L138端硬件参数CPU CPU型号：TI OMAP-L1381x ARM9，主频456MHz1x DSP C674x，主频456MHz，支持浮点运算1x PRU-ICSS，含2个PRU(Programmable Real-time Unit)核心ROM512MByte NAND FLASH RAM128/256MByte DDR2LED 1x 电源指示灯2x 用户可编程指示灯B2B Connector 2x 80pin公座B2B连接器，2x 80pin母座B2B连接器，间距0.5mm，共320pin硬件资源1x VPIF Video OUT（支持SDTV和HDTV），ITU-BT.656 Format，ITU-BT.1120 and SMTPE296 Formats1x VPIF Video IN（支持SDTV，HDTV和Raw Capture Mode），ITU-BT.656 Format，ITU-BT.1120 and SMTPE296 Formats1x LCD Controller1x USB 1.1 HOST1x USB 2.0 OTG1x 10/100M Ethernet1x SATA2x MMC/SD/SDIO3x UART2x eHRPWM1x EMIFA，在核心板内部与FPGA通过普通IO连接3x eCAP2x I2C1x HPI1x uPP，在核心板内部与FPGA通过普通IO连接，可配置为1x 16bit或2x 8bit2x McBSP1x McASP2x SPI备注：B2B、电源、指示灯等部分硬件资源，OMAP-L138与FPGA共用。
六脚电源芯片引脚功能
六脚电源芯片引脚功能
六脚电源芯片是一种常见的电源管理芯片，它主要用于提供电源管理功能以保护电路和电子设备。
六脚电源芯片的引脚功能如下：
1. VIN引脚：VIN引脚是电源输入引脚，用于接入电源输入。
该引脚通常连接到电源轨上，例如电池或外部电源。
2. GND引脚：GND引脚是地引脚，用于连接到电路的地节点。
通常，GND引脚与VIN引脚之间应具有低阻抗路径，以确保
电流的返回路径。
3. VOUT引脚：VOUT引脚是电源输出引脚，用于提供电路所需的稳定电压。
该引脚经过稳压电路处理，以确保输出电压稳定在预定范围内。
4. EN引脚：EN引脚是使能引脚，用于控制芯片的启用或禁用。
当EN引脚保持高电平时，芯片处于启用状态；当EN引
脚保持低电平时，芯片处于禁用状态。
5. PG引脚：PG引脚是电源好引脚，用于指示电源输出是否正常。
当输出电压在合理范围内时，PG引脚会产生一个高电平
信号，否则会产生一个低电平信号。
6. BIAS引脚：BIAS引脚是芯片的参考电压引脚，用于提供其他电路模块所需的参考电压。
通常情况下，BIAS引脚需要外
部连接一个适当的电压源。
六脚电源芯片的引脚功能在不同的芯片上可能会有所差异，具体功能取决于芯片的设计和厂商的设定。
但总体来说，这些引脚在电源管理中起着关键的作用，用于保证电路的稳定工作和电源的有效管理。
为了正确使用六脚电源芯片，用户需要仔细阅读芯片的数据手册，并根据实际需求正确连接每个引脚。
此外，还需要注意芯片的额定和限制条件，以确保芯片能够在规定的环境下安全稳定地工作。
spartan6 lx150t 管脚文件
F23 5 RT IO_L14P_M5RASN_5
G24 5 RT IO_L14N_M5CASN_5
J23 5 RT IO_L15P_M5UDM_5
J24 5 RT IO_L15N_M5LDM_5
E25 5 RT IO_L16P_M5DQ4_5
G10 0 TL IO_L21NA4 0 TL IO_L22N_0
F10 0 TL IO_L23P_0
E10 0 TL IO_L23N_0
B5 0 TL IO_L24P_0
A5 0 TL IO_L24N_0
A6 101 NA MGTTXN0_101
A24 NA NA TCK
C23 NA NA TDI
F21 NA NA TMS
G21 NA NA TDO
H20 5 RT IO_L1P_A25_5
G20 5 RT IO_L1N_A24_VREF_5
B24 5 RT IO_L2P_M5A13_5
A25 5 RT IO_L2N_M5A14_5
D15 123 NA MGTREFCLK0P_123
C17 123 NA MGTRXN0_123
D17 123 NA MGTRXP0_123
C19 123 NA MGTRXN1_123
D19 123 NA MGTRXP1_123
B15 123 NA MGTAVCCPLL1_123
A16 123 NA MGTREFCLK1N_123
L23 1 RT IO_L29P_A23_M1A13_1
L24 1 RT IO_L29N_A22_M1A14_1
N19 1 RT IO_L30P_A21_M1RESET_1
108991-创龙Spartan-6平台资料-SOM-TLS6核心板功耗测试
功耗。
ห้องสมุดไป่ตู้
23 潘敏如 底板加核心板（跑程序）上电时的核心板最大稳定功耗 4.99
0.121
0.60379
SOM-TLS6-A1核心板功耗测试
底板加核心板（不跑程序）上电功耗 4.94 0.143 0.70642
A2底板+核心板方式进行。 即所有外设都工作的情况。 的底板最大稳定功耗是指直流电机转动到最大速率时的功耗。 况下测试数据，非满负荷情况下功耗
2017.08.23
M-TLS6-A1核心板功耗测试
SOM-TLS6-A
名称 底板上电（无核心板）功耗 电压(V) 4.95 电流(mA) 0.129 功耗(W) 0.63855
备注：1.功耗测试采用广州创龙TLS6Box-A2底板+核心板方式进行。 2.测试程序领用综合例程来测试，即所有外设都工作的情况。 3.底板加核心板（跑程序）上电时的底板最大稳定功耗是指直流电机转动到最大速率时的功耗。 4.以上测试功耗为软件正常运行情况下测试数据，非满负荷情况下功耗
Spartan-6管脚定义及作用
Spartan6系列之器件引脚功能详述由技术编辑于星期四, 09/25/2014 - 14:48 发表1. Spartan-6系列封装概述Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。
所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。
表格 1Spartan-6系列FPGA封装2. Spartan-6系列引脚分配及功能详述Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO使用的，这些专用引脚包括：专用配置引脚，表格2所示，GTP高速串行收发器引脚，表格3所示表格 2Spartan-6 FPGA专用配置引脚注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。
表格 3Spartan-6器件GTP通道数目注意：LX75T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676中封装了8个GTP通道；LX100T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676 和 FG(G)900中封装了8个GTP通道。
如表4，每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4 TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。
表格 4Spartan6系列各型号封装可用的IO资源汇总表格 5引脚功能详述3. Spartan-6系列GTP Transceiver引脚如表6所示，对LX25T，LX45T而言，只有一个GTP Transceiver通道，它的位置是X0Y0，所再Bank号为101；其他信号GTP Transceiver的解释类似。
Xilinx FPGA 引脚功能详细介绍
ＸｉｌｉｎｘＦＰＧＡ引脚功能详细介绍注：技术交流用，希望对大家有所帮助。
IO_LXXY_# 用户IO引脚XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表bank号2.IO_LXXY_ZZZ_# 多功能引脚ZZZ代表在用户IO的基本上添加一个或多个以下功能。
Dn：I/O（在readback期间），在selectMAP或者BPI模式下，D[15:0]配置为数据口。
在从SelectMAP读反馈期间，如果RDWR_B=1，则这些引脚变成输出口。
配置完成后，这些引脚又作为普通用户引脚。
D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0是数据的最低位，在Bit-serial模式下，DIN是信号数据的输入；在SPI模式下，MISO是主输入或者从输出；在SPI*2或者SPI*4模式下，MISO1是SPI总线的第二位。
D1_MISO2，D2_MISO3：I，在并口模式下，D1和D2是数据总线的低位；在SPI*4模式下，MISO2和MISO3是SPI总线的MSBs。
An：O，A[25:0]为BPI模式的地址位。
配置完成后，变为用户I/O口。
AW AKE：O，电源保存挂起模式的状态输出引脚。
SUSPEND是一个专用引脚，AWAKE 是一个多功能引脚。
除非SUSPEND模式被使能，AWAKE被用作用户I/O。
MOSI_CSI_B_MISO0：I/O，在SPI模式下，主输出或者从输入；在SelectMAP模式下，CSI_B是一个低电平有效的片选信号；在SPI*2或者SPI*4的模式下，MISO0是SPI总线的第一位数据。
FCS_B：O，BPI flash 的片选信号。
FOE_B：O，BPI flash的输出使能信号FWE_B：O，BPI flash 的写使用信号LDC：O，BPI模式配置期间为低电平HDC：O，BPI模式配置期间为高电平CSO_B：O，在并口模式下，工具链片选信号。
Spartan-6 系列概述
表 2: Spartan-6 器件封装组合及最大可用 I/O 数
封装 封装尺寸 (mm) 间距 (mm) 器件 XC6SLX4 XC6SLX9 XC6SLX16 XC6SLX25 XC6SLX45 XC6SLX75 XC6SLX100 XC6SLX150 XC6SLX25T XC6SLX45T XC6SLX75T XC6SLX100T XC6SLX150T 2 4 190 190 CPG196(1) 8x8 0.5 用户 I/O 106 106 106 TQG144(1) 20x20 0.5 用户 I/O 102 102 CSG225(2) 13x13 0.8 用户 I/O 132 160 160 186 186 186 不适用 不适用 不适用 不适用 200 232 226 218 不适用 不适用 不适用 不适用 不适用 2 4 4 4 4 266 316 280 326 338 250 296 268 296 296 4 4 4 4 296 292 296 296 8 8 8 348 376 396 8 8 498 540 不适用 不适用 不适用 不适用 320 328 338 338 不适用 不适用 不适用 不适用 358 408 480 498 不适用 576 FT(G)256(3) 17x17 1.0 用户 I/O GTP CSG324 15x15 0.8 用户 I/O GTP FG(G)484(3,4) 23x23 1.0 用户 I/O GTP CSG484(4) 19x19 0.8 用户 I/O GTP FG(G)676(3) 27x27 1.0 用户 I/O GTP FG(G)900(3) 31x31 1.0 用户 I/O
DS160 (v1.6) 2010 年 11 月 5 日 推进产品规范发展
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Spartan6系列之器件引脚功能详述
由技术编辑于星期四, 09/25/2014 - 14:48 发表
1. Spartan-6系列封装概述
Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。
所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。
表格 1Spartan-6系列FPGA封装
2. Spartan-6系列引脚分配及功能详述
Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO使用的，这些专用引脚包括：
专用配置引脚，表格2所示，GTP高速串行收发器引脚，表格3所示
表格 2Spartan-6 FPGA专用配置引脚
注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。
表格 3Spartan-6器件GTP通道数目
注意：LX75T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676中封装
了8个GTP通道；LX100T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在
FG(G)676 和 FG(G)900中封装了8个GTP通道。
如表4，每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4 TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。
表格 4Spartan6系列各型号封装可用的IO资源汇总表格 5引脚功能详述
3. Spartan-6系列GTP Transceiver引脚
如表6所示，对LX25T，LX45T而言，只有一个GTP Transceiver通道，它的位置是X0Y0，所再Bank号为101；其他信号GTP Transceiver的解释类似。
表格 6GTP Transceiver所在Bank编号。