dsp复习

合集下载

dsp复习题

dsp复习题

时钟取指译码 取操作数执行 1、DSP 芯片内部采用哈佛结构,这种结构将程序空间和数据空间分开,允许同时取来自程序存储器的指令和数据存储器的数据。

2、改进的哈佛结构允许指令存储在高速缓冲存储器(Cache)中,执行此指令,不需要再从存储器中读取指令,节约了一个指令周期的时间。

3、TMS320C54x 内部有P 、C 、D 、E 等4条总线,每条总线又包括地址总线和数据总线。

可以在一个机器周期内从程序存储器取1条指令,从数据存储器读2个操作数和向数据存储器写1个操作数。

4、一般而言,一个具有四级流水线的DSP 芯片执行一条指令,是将指令分为取指、译码、取操作数、执行 四个阶段。

5、TMS320C54xDSP 的FIR 指令专门用于系数对称的有限冲激响应滤波器算法(请写全称),LMS 指令用于自适应滤波器算法(请写全称)。

6、选择DSP 芯片应考虑运算速度、硬件资源、运算精度、功耗、开发工具、价格等主要因素,其它如封装形式、质量标准、供货情况和生命周期也应顾及7、TI 公司目前常用的DSP 芯片归纳为三大系列:即TMS320C2000系列(包括TMS320C20x/C24x/C28x )、TMS320C5000系列(包括TMS320C54x/C55x )、TMS320C6000系列(包括TMS320C62x/C67x/C64x )。

8、请写出TMS320C54xDSP 8条总线的英文简称。

答:PAB 、PB 、CAB 、CB 、DAB 、DB 、EAB 、EB 。

9、请画出4级流水线操作图。

10、目前世界上生产DSP 的厂家主要有哪几家?(请至少说出4个)答:TI 公司、Lucent (朗讯)公司、AD (模拟器件)公司、Motorola (摩托罗拉)公司。

其它的还有LSI logic 公司、AT&T 公司等。

11、请说出衡量DSP 芯片运算速度的性能指标?(至少3种)答:指令周期、MAC 时间、FFT 执行时间、MIPS 、MOPS 、MFLOPS 、BOPS 等。

DSP原理及应用——总复习(包括大纲要求和97个复习自...

DSP原理及应用——总复习(包括大纲要求和97个复习自...
• 24、状态寄存器0中,___ARP__字段是作为辅助寄 存器指针,在间接寻址__单_操作数时,用来选择辅 助寄存器,当DSP工作在__标准_方式时,不能修正 ARP,它必须置“0”。
• 25、状态寄存器0中,DP字段称_数据存储 页指针,在直接寻址方式,若ST1中的 CPL= _0_ ,该字段(9位)与指令中给出 的低7位地址一起形成一个16位直接寻址存 储器的地址。 • 26、CPL=1,选择堆栈指针的直接寻址方 式。 • 27、INTM=0, ___A__ 全部可屏蔽中断。 (A)开放 (B)关闭 28、ASM规定一个多大范围的移位值? 答:-16~15
• 31、若MP/ MC=0,则片内ROM安排到_程 序空间___ 。 • 32、若OVLY=1,则片内RAM安排到__程序 空间和数据空间___ 。 • 33、若DROM= __0_ ,则片内ROM不安排 到数据空间。
• 34、 C54x的CPU包括__ALU______、 __ACCAA和ACCB______、Barrel Shifter、 MAC、CSSU、指数编码器、及CPU状态和 控制寄存器。
本章内容概念较多,并多为理解记忆的知 识要点,其复习应围绕教学重点进行归纳 总结,可通过做课后习题以及下述测试题 来进行。 1、请写出TMS320C54xDSP 8条总线的英 文简称。 答:1组程序总线PB,3组数据总线CB,DB,EB 4组地址总线PAB,CAB,DAB,EAB 2、程序总线传送取自程序存储器的指令代码和 立即操作数。
14、设A=FF20100614H,执行STL A,6,T指 令后, 累加器A和数据存储器单元T中的 结果分别是多少? (T)=8500H A不变 • 15、累加器A和B的差别仅在于累加器 ___A__的31~16位可以用做乘法器的一个 输入。 • 16、如何对进位位C清零和置位? 清零:RSBX C 置位:SSBX C

DSP课程复习资料整理PPT课件

DSP课程复习资料整理PPT课件
8、掌握重复操作指令 R P T, R P T B , R P T Z
第15页/共27页
1、下面哪条指令是端口寻址指令?
(A)LD #0,A
(B)MVKD EXAM1,*AR5
(C)PORTR FIFO,*AR5 (D)READA 60H
2、 下面哪个间接寻址单操作数表示循环寻址?
(A)*AR2-0B
8、桶形移位寄存器的任务是为输入的数据_____ , 包括在ALU运算前对来自数据存储器的操作数或 累加器的值进行_____ ﹑对累加器的值进行_____ ﹑ _____等。
9、C54X CPU的乘法器/加法器单元包含一个 _____ 位乘法器和_____位加法器可以,在一个流 水线状态周期内完成一次_____运算。
(B)*AR2-0%
(C)*AR2(5) (D)*+AR2(5)
3、请解释下列指令的功能并比较异同。
(1)LD #60H,A (2)LD 60H,A
(3)LD *(60H),A第16页/共27页
4、指令解释。 (1)READA Smem (2)WRITA Smem 5、程序中给出如下两条指令,请问实际寻址的数据存
能够画出各段存储器分布图。
6、汇编器在段处理中的作用 ?
第19页/共27页
7、掌握链接器对段的处理。 8 、 掌 握 M E M O R Y, S E C T I O N 伪 指 令 的 作 用 。
给出存储器的描述,能够用MEMORY进行表达。 9、掌握编写DSP汇编源程序的格式。 10、掌握伪指令,比如.def .mmregs 的作用。 11、宏定义、宏调用以及宏展开方法? 12、TI公司DSP集成开发环境(CCS)有哪几种工作模
2、通过编程可以控制定时器产生定时中断,定时中断的周期为_____ 。

dsp复习详解

dsp复习详解

dsp复习详解三、TMS320C54X的指令系统TMS320C5000指令系统 TMS320C54x的指令集 TMS320C54x的指令集有近两百条指令,按功能分为如下几类: ?算术运算指令?逻辑运算指令?程序控制指令?装入和存储指令一、算术运算指令算术运算指令可分为如下几类: ?加法指令?减法指令?乘法指令?乘加指令?乘减指令?双数/双精度指令?特殊操作指令定点DSP中数据表示方法当它表示一个整数时,其最低位(D0)表示1,D1位表示2的1次方,次高位(D14)表示2的14方。

如果表示一个有符号数时,最高位(D15)为符号位,0表示正数,1表示负数。

例如,7FFFH表示最大的正数32767(十进制),而0FFFFH表示最大的负数-1(负数用2的补码方式显示)。

实现16位定点加法‘C54X中提供了多条用于加法的指令,如ADD,ADDC,ADDM和ADDS。

其中ADDS用于无符号数的加法运算,ADDC用于带进位的加法运算(如32位扩展精度加法),而ADDM专用于长立即数的加法。

1、加法指令使用ADD完成加法LD temp1, A ;将变量temp1装入寄存器A ADD temp2, A ;将变量temp2与寄存器A相加;结果放入A中 STL A, temp3 ;将结果(低16位)存入变量;temp3中。

注意:这里完成计算temp3=temp1+temp2,我们没有特意考虑temp1和temp2是整数还是小数,在加法和下面的减法中整数运算和定点的小数运算都是一样的。

利用ADDS实现32位数据装入:LD #0,DP ; 设置数据页指针 LD 60H,16,A ; 将60H的内容装到A的高16位 ADDS 61H, A ; 将61H的内容加到A的低16位 DLD 60H,B ; 直接装入32位到B寄存器2、减法指令TMS320C54x汇编指令集:符号与缩写:ALU AR ARx BITC CC Cond [d],[D] DAB DAR dmad Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5 Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5 算术逻辑单元辅助寄存器,通用某一指定的辅助寄存器(0 ? x ? 7)被测试位(0 ? BITC ? 15)2位的条件码(0 ? CC ? 3)条件执行指令中的操作数延迟选项 D地址总线 DAB的地址寄存器 16位数据存储器立即地址数据存储器操作数目的累加器(A或B)相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分(位32~16)少于9位的短立即数 3位立即数(0 ? k3 ? 7) 5位立即数(-16 ? k5 ? 15)数据存储器操作数目的累加器(A或B)相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分(位32~16)少于9位的短立即数 3位立即数(0 ? k3 ? 7) 5位立即数(-16 ?k5 ? 15) Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5 Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5数据存储器操作数目的累加器(A或B)相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分(位32~16)少于9位的短立即数 3位立即数(0 ? k3 ? 7) 5位立即数(-16 ? k5 ? 15)数据存储器操作数目的累加器(A或B)相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分(位32~16)少于9位的短立即数 3位立即数(0 ? k3 ? 7) 5位立即数(-16 ? k5 ? 15)实现16位定点减法:‘C54X中提供了多条用于减法的指令,如SUB,SUBB,SUBC和SUBS。

DSP复习

DSP复习

一、填空题(本题20空,每空1分,共20分)1、信源编码的目的是提高通信的,信道编码的目的是提高通信的。

2、设信源X包含8个不同离散消息,当且仅当X中各个消息出现的概率为_______时,信源熵达到最大值,最大熵为_____________ bit/符号。

3、以等概出现的二进制码元(0,1),每个码元所包含的自信息量为____________。

4、若信道的输入与输出元素个数相等,即n=m,形成一一对应的关系,那么该信道的信道容量为_____________________。

5、在限失真情况下,若使信息率至少等于信源输出的平均信息量,那么信源的最小平均失真度应为_____________________。

6、描述二元信道输入输出关系或噪声干扰程度的参数是转移概率P(y/x),如果转移概率P(0/1) = P(1/0) = P,则称此信道为_____________________。

7、若随机事件发生x i的概率为p(x i),那么它的自信息量为_____________________。

8、自信息量I(x i)具有如下性质,即p(x i)=1时,I(x i)= _____________________,而p(x i)=0时,I(x i)= _____________________。

9、在无失真信源编码和信道编码中信息速率R、信道容量C、信源熵H(X)三者之间的关系是_____________________。

10、树图法是构成惟一可译码的一种简单方法,构成惟一可译码的充分和必要条件应符合“可拉夫特”不等式,其表示为_____________________。

11、自信息量表征信源中各个符号的不确定度,信源符号的概率越大,其自信息量越______。

12、信源的冗余度来自两个方面,一是信源符号之间的_________,二是信源符号分布的___________。

13、无失真信源编码的中心任务是编码后的信息率压缩接近到限失真压缩中心任务是在给定的失真度条件下,信息率压缩接近到。

DSP复习要点详解

DSP复习要点详解

使用说明:1以下内容以老师给的为准2由于个人能力有限,内容难免有错3以下内容若令你成绩过低,与文件制作人无关4仅供参考DSP复习要点一、基础知识概念题:1、给出一个典型的DSP系统的组成框图。

y(t) 2、简述C54x DSP的总线结构?答: TMS320C54x的结构是围绕8组16bit总线建立的。

(1)、一组程序总线(PB)(2)、三组数据总线(CB,DB和EB)(3)、四组地址总线(PAB,CAB,DAB和EAB)3.简述冯•诺依曼结构、哈佛结构的特点?答:①冯•诺依曼结构中不独立区分程序和数据空间,且程序和数据空间共用地址和数据线;②哈佛结构中程序空间和数据空间是独立的,具有各自独立的地址线和数据线。

4、C54x DSP的CPU包括哪些单元?答:'C54X 芯片的CPU包括:(1)、40bit的算术逻辑单元(2)、累加器A和B(3)、桶形移位寄存器(4)、乘法器/加法器单元(5)、比较选择和存储单元(6)、指数编码器(7)、CPU状态和控制寄存器(8)、寻址单元。

6、C54x的三个独立存储器空间分别是什么?答:(1)、64K字的程序存储空间(2)、64K字的数据空间(3)、64K字的I/O空间,7、简述TMS320C54xDSP的流水线分为几个操作阶段答:分为6个阶段1、预取指2、取指3、译码4、寻址5、读数6、执行8、简述C54x有哪些数据寻址方式?答:1、立即寻址2、绝对寻址3、累加器寻址4、直接寻址5、间接寻址6、存储器映像寄存器寻址7、堆栈寻址10、68页表3.1.1缩略语要记住。

缩略语含义Smem 单数据存储器操作数Xmem 双数据存储器操作数,从DB数据总线上读取Ymem 双数据存储器操作数,从CB数据总线上读取dmad 数据存储器地址pmad 程序存储器地址PA I/O口地址src 源累加器dst 目的累加器1k 16位长立即数11、定时器的初始化STM #0010H,TCR;关闭定时器,TSS=1定时器不工作STM #4999,PRD;定时周期寄存器为4999,当TIM减至0时重新装载STM #0669,TCR;重新设置定时的工作参数,TRB=1允许装载,TSS=0定时器开始工作。

dsp复习重点电信

第二章1、DSP芯片内有3个CPU状态控制寄存器,用于表示工作状态和控制之用,分别说明是哪3个寄存器,并指出其中的状态位或者控制位。

ARP,DP,XF,INTM,IPTR,MP/MC,OVLY,DROM的作用。

’C54x提供三个16位寄存器来作为CPU状态和控制寄存器,它们分别为:状态寄存器0(ST0)状态寄存器1(ST1)工作方式状态寄存器(PMST) ST0和ST1主要包含各种工作条件和工作方式的状态;PMST包含存储器的设置状态和其他控制信息。

1.状态寄存器0(ST0)表示寻址方式和运行状态。

DP:数据存储器页指针。

用来与指令中提供的7位地址结合形成1个16位数据存储器的地址。

OVA/B:累加器A/B的溢出标志。

用来反映A/B是否产生溢出。

C:进位标志位。

用来保存ALU加减运算时所产生的进/借位。

TC:测试/控制标志。

用来保存ALU测试操作的结果。

ARP:辅助寄存器指针。

用来选择使用单操作数间接寻址时的辅助寄存器AR0~AR7。

2.状态寄存器1 (ST1)表示寻址要求、初始状态的设置、I/O及中断的控制等。

BRAF:块重复操作标志位。

用来指示当前是否在执行块重复操作。

BRAF=0 表示当前不进行重复块操作;BRAF=1 表示当前正在进行块重复操作。

CPL:直接寻址编辑方式标志位;用来指示直接寻址选用何种指针。

CPL=0 选用数据页指针DP的直接寻址;CPL=1 选用堆栈指针SP的直接寻址。

XF:外部XF引脚状态控制位。

用来控制XF通用外部输出引脚的状态。

执行SSBX XF=1 XF通用输出引脚为1;执行RSBX XF=0 XF通用输出引脚为0。

HM:保持方式位;响应HOLD信号时,指示CPU是否继续执行内部操作。

HM=0 CPU从内部程序存储器取指,继续执行内部操作。

HM=1 CPU停止内部操作。

INTM:中断总开关INTM=0 开放全部可屏蔽中断;INTM=1 禁止所有可屏蔽中断。

0:保留位,未被使用,总是读为0。

DSP期末复习整理

DSP期末复习整理第⼀章绪论1.1 DSP的基本概念1.2.2 DSP芯⽚的特点1) 采⽤哈佛结构2) 采⽤多总线结构3) 采⽤流⽔线结构4) 具有专⽤的硬件乘法-累加器5) 具有特殊的寻址⽅式和指令6) ⽀持并⾏指令操作7) 硬件配置强,具有较强的借⼝功能8) ⽀持多处理器结构1.2.3 DSP芯⽚的分类1)按照数据格式的不同DSP芯⽚可以划分为:定点DSP芯⽚和浮点DSP芯⽚2)按照字长⼤⼩的不同,DSP芯⽚可以划分为:16位、24位、32位3)按照不同⽣产⼚家的产品系列划分,有TI公司的TMS320系列ADI公司的Blackfin、SHARC、TigerSHARCA系列飞思卡尔公司的MSC系列习题1.2简述DSP系统组成1.3DSP芯⽚与普通单⽚机相⽐有什么特点1.5DSP芯⽚有哪些主要特点第⼆章TMS320C55x的硬件结构2.1 TMS320C55x的总体结构2.1.1 C55x CPU内部总线结构C55x CPU含有12组内部独⽴总线,即:程序地址总线(PAB):1组,24位;程序数据总线(PB): 1组,32位;数据读地址总线(BAB、CAB、DAB):3组,24位;数据读总线(BB、CB、DB):3组,16位;数据写地址总线(EAB、FAB):2组,24位;数据写总线(EB、FB):2组,16位。

2.1.2 C55x 的CPU组成C55x的CPU包含5个功能单元:指令缓冲单元(I单元)、程序流单元(P单元)、地址-数据流单元(A单元)、数据运算单元(D单元)和存储器接⼝单元(M单元)。

I单元包括32X16位指令缓冲队列和指令译码器。

此单元主要接收程序代码并负责放⼊指令队列,由指令译码器来解释指令,然后再把指令流传给其他的⼯作单元(P单元、A单元、D单元)来执⾏这些指令P单元包括程序地址发⽣器和程序控制逻辑。

此单元产⽣所有程序空间地址,并送到PAB总线。

A单元包括数据地址产⽣电路(DAGEN)、附加的16位ALU和1组寄存器,此单元产⽣读/写数据空间地址,并送到BAB、CAB、DAB总线。

DSP(知识点+思考题)

DSP复习要点第一章绪论1、数的定标:Qn表示。

例如:16进制数2000H=8192,用Q0表示16进制数2000H=0.25,用Q15表示2、‟C54x小数的表示方法:采用2的补码小数;.word 32768 *707/10003、定点算术运算:乘法:解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1,让相乘的结果自动左移1位。

第二章CPU结构和存储器设置一、思考题:1、C54x DSP的总线结构有哪些特点?答:TMS320C54x的结构是围绕8组16bit总线建立的。

(1)、一组程序总线(PB):传送从程序存储器的指令代码和立即数。

(2)、三组数据总线(CB,DB和EB):连接各种元器件,(3)、四组地址总线(PAB,CAB,DAB和EAB)传送执行指令所需要的地址。

2、C54x DSP的CPU包括哪些单元?答:'C54X 芯片的CPU包括:(1)、40bit的算术逻辑单元(2)、累加器A和B(3)、桶形移位寄存器(4)、乘法器/加法器单元(5)、比较选择和存储单元(6)、指数编码器(7)、CPU状态和控制寄存器(8)、寻址单元。

1)、累加器A和B分为三部分:保护位、高位字、地位字。

保护位保存多余高位,防止溢出。

2)、桶形移位寄存器:将输入数据进行0~31bits的左移(正值)和0~15bits的右移(负值)3)、乘法器/加法器单元:能够在一个周期内完成一次17*17bit的乘法和一次40位的加法4)、比较选择和存储单元:用维比特算法设计的进行加法/比较/选择运算。

5)、CPU状态和控制寄存器:状态寄存器ST0和ST1,由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1,ST0,PMST的主要功能。

答:’C54x DSP的ST1,ST0,PMST的主要功能是用于设置和查看CPU的工作状态。

•ST0主要反映处理器的寻址要求和计算机的运行状态。

dsp——期末复习总结

Dsp原理及应用1.简述DSP芯片的主要特点。

答:(1)采用哈佛结构。

Dsp芯片普遍采用数据总线和程序总线分离的哈佛结构或者改进的哈佛结构,比传统处理器的冯诺依曼结构有更快的指令执行速度。

(2)采用多总线结构。

可同时进行取指令和多个数据存取操作,并由辅助寄存器自动增减地址进行寻址,使CPU在一个机器周期内可多次对程序空间和数据空间进行访问,大大地提高了dsp的运行速度。

(3)采用流水线技术。

每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤,实现多条指令的并行执行。

(4)配有专用的硬件乘法-累加器。

在一个指令周期内可完成一次乘法和一次加法。

(5)具有特殊的dsp指令。

如:c54x中的FIRS和LMS指令,专门用于完成系数对称的FIR滤波器和LMS算法。

(6)硬件配置强。

具有串行口、定时器、主机借口、DMA控制器、软件可编程等待状态发生器等片内外设,还配有中断处理器、PLL、片内存储器、测试接口等单元电路,可以方便地构成一个嵌入式自封闭控制的处理系统。

(7)省电管理和低功耗。

】(8)运算精度高。

公司的DSP产品目前有哪三大主流系列各自的应用领域是什么答:(1)TMS320C2000系列,称为DSP控制器,集成了flash存储器、高速A/D转换器以及可靠的CAN模块及数字马达控制的外围模块,适用于三相电动机、变频器等高速实时工控产品等需要数字化的控制领域。

(2)TMS320C5000系列,这是16位定点DSP。

主要用于通信领域,如IP电话机和IP电话网关、数字式助听器、便携式声音/数据/视频产品、调制解调器、手机和移动电话基站、语音服务器、数字无线电、小型办公室和家庭办公室的语音和数据系统。

(3)[(4)TMS320C6000系列,采用新的超长指令字结构设计芯片。

其中2000年以后推出的C64x,在时钟频率为时,可达到8800MIPS以上,即每秒执行90亿条指令。

其主要应用领域为:1.数字通信:完成FFT、信道和噪声估计、信道纠错、干扰估计和检测等;2.图像处理:完成图像压缩、图像传输、模式及光学特性识别、加密/解密、图像增强等。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
相关文档
最新文档