微电子器件课程复习题
微电子技术前沿复习题(11道题)——201
郑建林2010031010011微电子技术学科前沿复习提纲20131.结合本课程所学知识说明：微电子器件物理的效应其实都犹如都江堰中的水--既可发洪水，也可养育川西平原，即所谓“水可载舟，亦可覆舟”。
闭锁效应：对于器件 (例如CMOS反向器) 或者集成电路而言，如果其中存在有p-n-p-n这种晶闸管结构，只要有某些不定因素的触发（例如在大电流脉冲干扰或输入脉冲干扰，特别是γ射线的瞬时辐照）, 使得p-n-p-n结构出现正向导通时，即产生很大的电流，并且再也不能自己关断，而这时若电源能提供足够大的电流，从而就将引起器件失效。
利用闭锁效应可得到可控硅和高耐压ESD保护结构。
雪崩击穿：使得阻挡层中的载流子的数量雪崩式地增加,流过PN结的电流就急剧增大，对器件造成破坏性的损坏。
1971 年 Intel 首次推出了商业化的浮栅元件 FAMOS （Floating-Gate Avalanche-Injection MOS）。
它采用 p 型沟道的雪崩电子注入来实现编程。
载流子效应：此效应会导致器件的开启电压改变，引起衬底电流和栅电流，导致器件损坏。
利用MOSFET中的热载流子可以向栅氧化层注入的作用，能够制作出存储器。
再如，利用热载流子的碰撞电离效应，可以制造出雪崩二极管等器件。
2.说明热载流子效应在微电子器件中的危害，及其在EEPROM和Flash存储器中应用的原理。
对于半导体器件，当器件的特征尺寸很小时，即使在不很高的电压下，也可产生很强的电场，从而易于导致出现热载流子。
因此，在小尺寸器件以及大规模集成电路中，容易出现热载流子。
由于热载流子所造成的一些影响，就称为热载流子效应。
危害：在强电场的作用下,漏极附近的电子,具有足够的能量,可以穿越氧化层的势垒进入栅,进而改变了器件的开启电压。
热载流子效应会导致热电子向栅氧化层中发射，热电子效应引起衬底电流，热电子效应引起栅电流。
EEPROM 编程机制为 F-N 隧道效应，对一个足够薄的氧化层,在高场强作用下，将有一定数量的电子获得足够的能量，穿过二氧化硅的禁带进入到硅的导带。
微电子器件复习
微电子器件复习（不完善）这是不小心听了四班的班会的结果，仍有不完善的地方，希望大家根据各自的资源将这份资料补充完整。
第二章1、PN结内建电场、内建电势与耗尽区宽度（P9）内建电势V bi=(kT/q) ln(N A N D/ni2)N0=N A N D/(N A+N D) 约化浓度内建电场|E max|=(2qN0V bi/εs)1/2N区耗尽层宽度x n=εs|E max|/qN D=[2εs N A V bi/qN D(N A+N D)]1/2P区耗尽层宽度x p=εs|E max|/qN A=[2εs N D V bi/qN A(N A+N D)]1/2总的耗尽区宽度x d=x n+x p=[2εs V bi/qN0]1/22、单边突变结的情况P+N单边突变结N A>>N D，所以N0≈N Dx d≈x n≈[2εs V bi/qN D]1/2x p≈0|E max|=(2qN D V bi/εs)1/2PN+同理，不过将上面的n,p替换一下3、扩散电流（P20）N区中的空穴扩散电流密度J dp=(qD p/L p) p n0[exp(qV/kT)-1]P区中的电子扩散电流密度J dn=(qD n/L n) n p0[exp(qV/kT)-1]PN结扩散电流密度J d= q[(D p p n0 /L p)+( D n n p0/L n) ] [exp(qV/kT)-1]=J0[exp(qV/kT)-1] 反向漏电流J0= q[(D p p n0 /L p)+( D n n p0/L n) ]= qn i2[(D p /N D L p)+( D n /N A L n) ]D n、D p为扩散系数，L n=(D nτn)1/2为扩散长度4、能带图（P28）图2-21和图2-225、雪崩击穿条件（P35）条件是雪崩击穿因子M=1/(1-∫Xd0αi dx)→∞αi为碰撞电离率或者∫Xd0αi dx→16、雪崩击穿电压的计算（P36）突变结V B=(εs E c2)/2qN0线性缓变结V B= (32εs/9aqN0)1/2E c3/28、结的结构对雪崩击穿电压的影响（P38）高阻N区的厚度为W当W>x dB，则V B=E c x dB/2当W<x dB，则V’B=V B(2x dB W-W2)/x dB27、了解雪崩击穿的概念、影响二、第四章1、MOS管的阈电压V T计算（P206-207）V T=V s+Φms-(Q ox/C ox)±K(±2ΦFB+V S-V B)1/2+2ΦFB对于±，N沟道时取正，P沟道时取负其中ΦFB=±(kT/q) ln(N AD/n i)Φms=-0.6-ΦFBC ox=εox/T ox ，T ox为栅氧化层厚度，εox=3.453×10-13F/cmK=(2qεs N AD)1/2/C ox2、衬底偏置效应（体效应）的概念、影响（P208）3、直流电压电流方程（P212-214）只用记一些短的就可以了4、MOS管亚阈区导电（P216-218）5、4.8节短沟道效应里面各种效应的概念、影响（P237-247）三、第三章（知识点零碎，下面仅供参考，出简答题和分析题）1、α、β分别与I E的关系曲线分析，着重考虑α例如分析P75的图3-13，五个点（具体答案暂缺）2、双极结型晶体管的反向特性。
电子科技大学微电子器件 (习题解答)
s Emax
qND
在
x
xi2 处，E3
Emax
q
s
NA xp
,
由此得：xp
s Emax
qNA
(2) 对于无 I 型区的PN结,
xi1 0,
xi2 0,
E1
q
s
ND (x
xn ),
E3
q
s
NA(x
xp )
在
x
0 处，电场达到最大， Emax
q
s
ND xn
q
s
NA xp
E
Emax
E1
E3
x
0
表面上，两种结构的 Emax 的表达式相同，但由于两种结构 的掺杂相同，因而Vbi 相同（即电场曲线与横轴所围面积相同）， 所以两种结构的 xn、xp与 Emax 并不相同。
WB
dWB dVCE
0 NBdx
IC VA
WB
VA 0 NBdx
N
B
(WB
)
dWB dVCE
对均匀基区，VA
WB dWB dVCE
式中，dWB dxdB , VCE VCB VBE
因
VBE
保持不变，所以 dVCE
dVCB ,
于是：VA
WB dxdB dVCB
1
xdB
2s N
2DB n
,
将n
106 s 及 WB 、DB
之值代入，得： 0.9987。
7、
b
WB2 2DB
2
1
1
1.1251011(s)
8、以 NPN 管为例，当基区与发射区都是非均匀掺杂时， 由式（3-33a）和式（3-33b），
微电子学概论复习题及答案(详细版).
双极逻辑门电路类型（几种主要的）：
电阻耦合型---电阻-晶体管逻辑 (RTL)：
二极管耦合----二极管-晶体管逻辑 (DTL)
晶体管耦合----晶体管-晶体管逻辑 (TTL)
合并晶体管----集成注入逻辑 (I2L)
6.双极晶体管工作原理，基本结构，直流特性（课件）
工作原理： 基本结构：由两个相距很近的 PN 结组成 直流特性: 1. 共发射极的直流特性曲线
2 . 共基极的直流特性曲线
7.MOS 晶体管基本结构、工作原理、I-V 方程、三个工作区的特性（课件）
基本结构：属于四端器件，有四个电极。由于结构对称，在不加偏压时，无法区分器件的源 和漏。源漏之间加偏压后，电位低的一端称为源，电位高的一端称为漏。 工作原理： 施加正电荷作用使半导体表面的空穴被排走，少子（电子）被吸引过来。继续增大正电压， 负空间电荷区加宽，同时被吸引到表面的电子也增加。形成耗尽层。电压超过一定值 Vt，吸 引到表面的电子浓度迅速增大，在表面形成一个电子导电层，反型层。 I-V 方程： 电流-电压表达式： 线性区：Isd=βp (|Vgs|-|Vtp|-|Vds|/2) |Vds| 饱和区：Isd=(βp/2)(|Vgs|-|Vtp|)² 三个工作区的特性： 线性区(Linear region) ：
综上所述：
Vi<Vg-Vt 时，MOS 管无损地传输信号； Vi≥Vg-Vt 时，Vo=Vg-Vt 信号传输有损失，称为阈值损失，对于高电平’1’， NMOS 开关输出端损失一个 Vt；
为了解决 NMOS 管在传输’1’电平、PMOS 在传输’0’电平时的信号损失，通 常采用 CMOS 传输门作为开关使用。它是由一个 N 管和一个 P 管构成。工作时，NMOS 管的衬底接地，PMOS 管的衬底接电源，且 NMOS 管栅压 Vgn 与 PMOS 管的栅压 Vgp 极性相反。
微电子器件期末复习题含答案
（复合损失使小于 1β0*
小于 1）、
（时间延迟使相位滞后）和（渡越时间的分散使|βω*|减小）
。
53、基区渡越时间 b 是指（从发射结渡越到集电结所需要的平均时间）
。当基区宽度加
倍时，基区渡越时间增大到原来的（2）倍。
54、晶体管的共基极电流放大系数 随频率的（增加）而下降。当晶体管的 下
比例增大，使注入效率下降。
微电子器件（第三版）陈星弼
电子科技大学中山学院/——4
陈卉/题目 王嘉达/答案
答案为个人整理，如有错误请 仔细甄别 ！ 厚德 博学 求是 创新
34、发射区重掺杂效应是指当发射区掺杂浓度太高时，不但不能提高（注入效率）
，反
而会使其（下降）
。造成发射区重掺杂效应的原因是（发射区禁带变窄）和（俄歇
（提高）基区掺
杂浓度。[P90]
47、比较各击穿电压的大小时可知，BVCBO（大于）BVCEO ，BVCBO（远大于）BVEBO。
48、要降低基极电阻 rbb ，应当（提高）基区掺杂浓度，
（提高）基区宽度。
49、无源基区重掺杂的目的是（为了降低体电阻）
。
微电子器件（第三版）陈星弼
电子科技大学中山学院/——5
降到（
0
）时的频率，称为 的截止频率，记为（
2
f
）。
55、晶体管的共发射极电流放大系数 随频率的（增加）而下降。当晶体管的 下
降到
1
0 时的频率，称为 的（截止频率），记为（ f ）。
2
56、当 f f 时，频率每加倍，晶体管的 降到原来的（½）
微电子学复习题
一、基本概念1、硅片制备的基本工艺步骤（1）从砂中提炼硅（2）经适当工艺产生适当直径的硅锭（如拉单晶）（3）将硅锭切割成薄硅片（4）对硅片进行倒角、刻蚀和抛光（5）以硅片作为籽晶在其上生长一层外延硅层。
2、硅片外延生长（CVD）采用主要SI源材料Si源气体：SiH4(硅烷),，SiH2Cl2(二氯硅烷),，SiHCl3(三氯硅烷)，SiCl4(四氯硅烷) 掺杂剂：N型掺杂剂-PH3, AsH3，P型掺杂剂-B2H63、硅片表面热氧化的主要原气体，热氧化时加入HCL气体的主要作用•干燥氧气•水汽（鼓泡器）•氢气和氧气，H2+O2→H2O•氯源，降低可动离子(Na+ 栅氧化层)－无水HCl－三氯乙烯Trichloroethylene (TCE)氧化速率与HCl掺杂氧化•HCl is used to reduce mobile ion contamination•Widely used for gate oxidation process•Growth rate can increase from 1 to 5 percent4、二氧化硅的主要作用•掺杂阻挡层•表面钝化(保护)–Screen oxide, pad oxide, barrier oxide•隔离层–Field oxide and LOCOS5、湿氧氧化与干氧氧化的化学方程式、区别及其应用湿氧氧化：•Si + 2H2O →SiO2 + 2H2•At high temperature H2O is dissociated to H and H-O•H-O diffuses faster in SiO2 than O2•Wet oxidation has higher growth rate than dry oxidation干氧氧化：•Si+O2→SiO2•O来源于提供的氧气•Si来源于衬底硅圆片•O通过表面已有的氧化层向内扩散并与Si反应生长SiO2•氧化薄膜越厚，生长速率越低区别与应用：•干氧氧化，薄氧化层－栅氧化层－衬垫氧化层，屏蔽氧化层，牺牲氧化层，等等•湿氧氧化，厚氧化层－场氧化层－扩散掩膜氧化层6、硅片表面热氧化速率与温度的关系，及其物理机理•氧化速率对温度很敏感，指数规律•温度升高会引起更大的氧化速率升高•物理机理：温度越高，O与Si的化学反应速率越高；温度越高，O在SiO2中的扩散速率越高。
微电子器件期末试题知识分享
一、填空题1.PN 结中P 区和N 区的掺杂浓度分别为A N 和D N ,本征载流子浓度为i n ，则PN 结内建电势bi V 的表达式2ln iD A bi n N N q kT V =。
2.对于单边突变结N P +结，耗尽区主要分布在N 区，该区浓度越低，则耗尽区宽度值越大，内建电场的最大值越小；随着正向偏压的增加，耗尽区宽度值降低，耗尽区内的电场降低，扩散电流提高；为了提高N P +结二极管的雪崩击穿电压，应降低N 区的浓度，这将提高反向饱和电流S I 。
)()(I ])()ln(2[)2(||||12||)(21||1||)11(||||||||2212210max 2max 0max max 0max max max max max A n n D p p i p n n n p p S D A s i D A D A s bi s p n x x bi s A D s A s Ds d A s p Ds n N L D N L D qn n L qD p L qD N N n N N N kTN V qN E E N q E x x Edx V E N q E N N q qN E qN E x qN E x qN E x n p +=+=+===+=-==+=+===⎰-反向饱和电流崩击穿电压。
使势垒区拉宽来提高雪的掺杂浓度，过适当降低轻掺杂一侧对于单边突变结，可通解析：εεεεεεεεε3.在设计和制造晶体管时，为提高晶体管的电流放大系数，应当增加发射区和基区的掺杂浓度的比值BE N N ，降低基区宽度。
解析：)1)(1()1]()(211[2*BE B b E E B B B E B B R R N W D N W D L W 口口--=--==ττγβα 4.对于硅PN 结，当V<0.3V 时，电流密度J 满足关系式kT V J 2q ln ∝，此时以势垒区复合电流为主；当V>0.45V 时，电流密度J 满足关系式kTV J q ln ∝，此时以正向扩散电流为主；在室温下，反向电流以势垒区产生电流为主，该电流与i n 存在i n ∝关系。
射频微电子 复习题
射频微电子复习题射频微电子复习题射频微电子是现代电子技术中的重要分支，涉及到无线通信、雷达、卫星导航等领域。
在这篇文章中，我们将通过一些复习题来回顾射频微电子的基础知识和应用。
1. 什么是射频微电子？射频微电子是研究和应用射频（Radio Frequency，RF）电路和系统的学科。
它主要关注高频率电路和微电子器件的设计、制造和应用。
射频微电子是现代无线通信技术和雷达系统等的基础。
2. 为什么射频微电子的研究和应用重要？射频微电子的研究和应用对现代通信技术和雷达系统等具有重要意义。
它可以实现高频率信号的传输和处理，从而支持无线通信、卫星导航、雷达探测等应用。
射频微电子的发展也推动了无线通信技术的进步。
3. 什么是射频电路？射频电路是指工作频率在射频范围内的电路。
它主要包括射频信号发生器、射频放大器、射频滤波器等组成。
射频电路的设计需要考虑电路的稳定性、线性度、噪声等因素。
4. 什么是射频放大器？射频放大器是一种用于放大射频信号的电路。
它可以将输入的微弱射频信号放大到足够的水平，以便在系统中进行进一步处理或传输。
射频放大器的设计需要考虑功率增益、带宽、线性度等因素。
5. 什么是射频滤波器？射频滤波器是一种用于滤除或选择特定频率范围内信号的电路。
它可以帮助去除无关的频率干扰，保证系统中的信号质量。
射频滤波器的设计需要考虑频率选择性、带宽、插入损耗等因素。
6. 什么是射频开关？射频开关是一种用于控制射频信号通断的电路。
它可以实现在射频信号路径上的快速开关，用于调制、解调、干扰消除等应用。
射频开关的设计需要考虑开关速度、功耗、线性度等因素。
7. 什么是射频微电子器件？射频微电子器件是用于射频电路中的微小电子元件。
它们包括晶体管、二极管、电容器等。
射频微电子器件的设计和制造需要考虑高频特性、尺寸约束等因素。
8. 什么是射频集成电路？射频集成电路是一种将射频电路集成到单个芯片上的技术。
它可以实现高度集成和小尺寸化的射频系统，提高系统的性能和可靠性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
标准文档 实用大全 1、若某突变PN结的P型区的掺杂浓度为163A1.510cmN，则室温下该区的平衡多子浓度pp0与平衡少子浓度np0分别为（316105.1cmNA）和（314105.1cmNA）。 2、在PN结的空间电荷区中，P区一侧带（负）电荷，N区一侧带（正）电荷。内建电场的方向是从（N）区指向（P）区。[发生漂移运动，空穴向P区，电子向N区]
3、当采用耗尽近似时，N型耗尽区中的泊松方程为（DSEuqdxd）。由此方程可以看出，掺杂浓度越高，则内建电场的斜率越（大）。 4、PN结的掺杂浓度越高，则势垒区的长度就越（小），内建电场的最大值就越（大），内建电势Vbi
就越（大），反向饱和电流I0就越（小）[P20]，势垒电容CT就越（ 大 ），雪崩击穿电压就越（小）。
5、硅突变结内建电势Vbi可表为（2lniDAbinNNqKTv）P9，在室温下的典型值为（0.8）伏特。 6、当对PN结外加正向电压时，其势垒区宽度会（减小），势垒区的势垒高度会（降低）。 7、当对PN结外加反向电压时，其势垒区宽度会（增大），势垒区的势垒高度会（提高）。 8、在P型中性区与耗尽区的边界上，少子浓度np与外加电压V之间的关系可表示为
（)exp()(0KTqvpppnxn）P18。若P型区的掺杂浓度173A1.510cmN，外加电压V = 0.52V，
则P型区与耗尽区边界上的少子浓度np为（3251035.7cm）。 9、当对PN结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（大）；当对PN结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（小）。 10、PN结的正向电流由（空穴扩散）电流、（电子扩散）电流和（势垒区复合）电流三部分所组成。 11、PN结的正向电流很大，是因为正向电流的电荷来源是（多子）；PN结的反向电流很小，是因为反向电流的电荷来源是（少子）。 12、当对PN结外加正向电压时，由N区注入P区的非平衡电子一边向前扩散，一边（复合）。每经过一个扩散长度的距离，非平衡电子浓度降到原来的（e分之一）。
13、PN结扩散电流的表达式为（]1)[exp(0KTqvdndpdIJJJ）。这个表达式在正向电压下可简化
为（)exp(0KTqvdJJ），在反向电压下可简化为（JJd）。 14、在PN结的正向电流中，当电压较低时，以（势垒区复合）电流为主；当电压较高时，以（扩散）电流为主。 15、薄基区二极管是指PN结的某一个或两个中性区的长度小于（该区的少子扩散长度）。在薄基区二极管中，少子浓度的分布近似为（线性分布）。 16、小注入条件是指注入某区边界附近的（非平衡少子）浓度远小于该区的（平衡多子）浓度，因此该区总的多子浓度中的（非平衡）多子浓度可以忽略。 17、大注入条件是指注入某区边界附近的（非平衡少子）浓度远大于该区的（平衡多子）浓度，因此该区总的多子浓度中的（平衡）多子浓度可以忽略。 18、势垒电容反映的是PN结的（微分）电荷随外加电压的变化率。PN结的掺杂浓度越高，则势垒电容就越（ 大 ）；外加反向电压越高，则势垒电容就越（ 小 ）。P44 19、扩散电容反映的是PN结的（非平衡载流子）电荷随外加电压的变化率。正向电流越大，则扩散电容标准文档 实用大全 就越（大）；少子寿命越长，则扩散电容就越（大）。P51 20、在PN结开关管中，在外加电压从正向变为反向后的一段时间内，会出现一个较大的反向电流。引起这个电流的原因是存储在（N）区中的（非平衡载流子）电荷。这个电荷的消失途径有两条，即（反向电流的抽取）和（少子自身的复合）。 21、从器件本身的角度，提高开关管的开关速度的主要措施是（降低少子寿命）和（加快反向复合）。（减薄轻掺杂区的厚度） 22、PN结的击穿有三种机理，它们分别是（雪崩击穿）、（齐纳击穿）和（热击穿）。 23、PN结的掺杂浓度越高，雪崩击穿电压就越（小）；结深越浅，雪崩击穿电压就越（小）。
24、雪崩击穿和齐纳击穿的条件分别是（10dxird）和（足够小maxminqEEGd）。P41 25、晶体管的基区输运系数是指（基区中到达集电结的少子）电流与（从发射结刚注入基区的少子）电流之比。P67由于少子在渡越基区的过程中会发生（复合），从而使基区输运系数（小于1）。为了提高基区输运系数，应当使基区宽度（远小于）基区少子扩散长度。 26、晶体管中的少子在渡越（基区）的过程中会发生（复合），从而使到达集电结的少子比从发射结注入基区的少子（小）。 27、晶体管的注入效率是指（从发射区注入基区的少子）电流与（总的发射极）电流之比。P69为了提高注入效率，应当使（发射）区掺杂浓度远大于（基）区掺杂浓度。 28、晶体管的共基极直流短路电流放大系数是指发射结（正）偏、集电结（零）偏时的（集电极）电流与（发射极）电流之比。
29、晶体管的共发射极直流短路电流放大系数是指（发射）结正偏、（集电）结零偏时的（集电极）电流与（基极）电流之比。 30、在设计与制造晶体管时，为提高晶体管的电流放大系数，应当（减小）基区宽度，（降低）基区掺杂浓度。
31、某长方形薄层材料的方块电阻为100Ω，长度和宽度分别为300μm和60μm，则其长度方向和宽度方向上的电阻分别为（500）和（20）。若要获得1KΩ的电阻，则该材料的长度应改变为（m600）。 32、在缓变基区晶体管的基区中会产生一个（内建电场），它对少子在基区中的运动起到（加速）的作用，使少子的基区渡越时间（减小）。 33、小电流时会（减小）。这是由于小电流时，发射极电流中（势垒区复合电流）的比例增大，使注入效率下降。 34、发射区重掺杂效应是指当发射区掺杂浓度太高时，不但不能提高（注入效率），反而会使其（下降）。造成发射区重掺杂效应的原因是（发射区禁带变窄）和（俄歇复合增强）。P76 35、在异质结双极晶体管中，发射区的禁带宽度（大）于基区的禁带宽度，从而使异质结双极晶体管的（注入效率）大于同质结双极晶体管的。P79 36、当晶体管处于放大区时，理想情况下集电极电流随集电结反偏的增加而（不变）。但实际情况下集电极电流随集电结反偏增加而（增加），这称为（基区宽度调变）效应。P83 37、当集电结反偏增加时，集电结耗尽区宽度会（变宽），使基区宽度（变窄），从而使集电极电流（增大），这就是基区宽度调变效应（即厄尔利效应）。P83 38、IES是指（集电结）短路、（发射）结反偏时的（发射）极电流。 39、ICS是指（发射结）短路、（集电结）反偏时的（集电）极电流。 标准文档 实用大全 41、ICBO是指（发射）极开路、（集电）结反偏时的（集电）极电流。 41、ICEO是指（基）极开路、（集电）结反偏时的（集电）极电流。 42、IEBO是指（集电极）极开路、（发射）结反偏时的（发射）极电流。
43、BVCBO是指（发射）极开路、（集电）结反偏，当（CBOI）时的VCB。
44、BVCEO是指（基）极开路、（集电）结反偏，当（CEOI）时的VCE。 45、BVEBO是指（集电）极开路、（发射）结反偏，当（EBOI）时的VEB。 46、基区穿通是指当集电结反向电压增加到使耗尽区将（基区）全部占据时，集电极电流急剧增大的现象。防止基区穿通的措施是（增加）基区宽度、（提高）基区掺杂浓度。P90 47、比较各击穿电压的大小时可知，BVCBO（大于）BVCEO ，BVCBO（远大于）BVEBO。
48、要降低基极电阻bbr，应当（提高）基区掺杂浓度，（提高）基区宽度。 49、无源基区重掺杂的目的是（为了降低体电阻）。
50、发射极增量电阻re的表达式是（EqKTeR）。室温下当发射极电流为1mA时，re =（26）。
51、随着信号频率的提高，晶体管的、的幅度会（下降），相角会（滞后）。 52、在高频下，基区渡越时间b对晶体管有三个作用，它们是：（复合损失使小于 1β0* 小于 1）、（时间延迟使相位滞后）和（渡越时间的分散使|βω*|减小）。 53、基区渡越时间b是指（从发射结渡越到集电结所需要的平均时间）。当基区宽度加倍时，基区渡越时间增大到原来的（2）倍。
54、晶体管的共基极电流放大系数随频率的（增加）而下降。当晶体管的下降到（20）时的频率，称为的截止频率，记为（f）。 55、晶体管的共发射极电流放大系数随频率的（增加）而下降。当晶体管的下降到021时的频率，称为的（截止频率），记为（f）。 56、当ff时，频率每加倍，晶体管的降到原来的（一半）；最大功率增益pmaxK降到原来的（四分之一）。 57、当（电流放大系数）降到1时的频率称为特征频率Tf。当（晶体管最大功率maxp）降到1时
的频率称为最高振荡频率Mf。 标准文档 实用大全 58、当降到（1）时的频率称为特征频率Tf。当pmaxK降到（1）时的频率称为最高振荡频率Mf。 59、晶体管的高频优值M是（功率增益）与（带宽）的乘积。 60、晶体管的高频小信号等效电路与直流小信号等效电路相比，增加了三个元件，它们是（集电结势垒电容）、（发射结势垒电容）和（发射结扩散电容）。
61、对于频率不是特别高的一般高频管，ec中以（bI）为主，这时提高特征频率Tf的主要措施是（减小基区宽度）。 62、为了提高晶体管的最高振荡频率Mf ，应当使特征频率Tf（增大），基极电阻bbr（降低），集电结势垒电容TCC（降低）。 63、对高频晶体管结构上的基本要求是：（尺寸小）、（结深浅）、（线条细）和（非工作基区重掺杂）。 64、N沟道MOSFET的衬底是（P）型半导体，源区和漏区是（N）型半导体，沟道中的载流子是（电子）。 65、P沟道MOSFET的衬底是（N）型半导体，源区和漏区是（P）型半导体，沟道中的载流子是（空穴）。
66、当GSTVV时，栅下的硅表面发生（强反型），形成连通（源）区和（漏）区的导电沟道，在DS
V
的作用下产生漏极电流。 67、N沟道MOSFET中，GSV越大，则沟道中的电子就越（多），沟道电阻就越（小），漏极电流就越（大）。 68、在N沟道MOSFET中，T0V的称为增强型，当GS0V时MOSFET处于（截止）状态；T
0V
的称为耗尽型，当GS0V时MOSFET处于（导通）状态。 69、由于栅氧化层中通常带（正）电荷，所以（P）型区比（N）型区更容易发生反型。 70、要提高N沟道MOSFET的阈电压VT ，应使衬底掺杂浓度NA（增大），使栅氧化层厚度Tox（减薄）。