DSP原理与应用练习题C54x参考答案-通信
[DOC]-DSP原理及应用试卷答案
![[DOC]-DSP原理及应用试卷答案](https://img.taocdn.com/s3/m/a1342241a8114431b90dd891.png)
[DOC]-DSP原理及应用试卷答案DSP原理及应用试卷答案通信系《DSP原理及应用》期末考试题(答案)一、填空题(每空2分，共20分)1、在C语言和C55x汇编语言的混合程序设计中，C函数的参数和返回值传递到C55x的寄存器中。
在函数“long func(int *p1, int i2, int i3, inti4)”中，*p1传递到 AR0 寄存器，i2传递到 T0 寄存器，i4传递到 AR1 寄存器，返回值由 AC0 寄存器传递。
2、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式，“mov#0x3，DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234)，T2”使寻址方式是绝对寻址模式。
用的3、指令执行前AC0的值是0012345678，那么汇编语句“AND #0x7f，AC0”，执行之后，AC0的值是 0000000078 。
4、C55x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将输入段组合成输出段，以及在存储器何处存放输出。
MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。
二、简述题(共40分)1、根据你的理解，试列举 DSP 芯片的特点,(5分)答:哈佛结构;多总线结构;指令系统的流水线操作;专用的硬件乘法器;特殊的DSP指令;快速的指令周期;丰富的外设2、TMS320C55x 芯片的总线结构有何特点，主要包括哪些总线,它们的功能是什么,(6分)答:TMS320C55x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。
采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。
独立的程序总线和数据总线允许CPU同时访问程序指令和数据。
包括12条总线，分别是:PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。
dsp试卷及答案
dsp试卷及答案【篇一：dsp试题及答案1】xt>__________班姓名 ___________学号_______________（请考生注意：本试卷共 5 页，8道大题）tms320c54x系列，所有答案均以54系列为主，特此声明）一、单项选择题： (每小题2分，总计20分)1、以下各项哪项不属于dsp芯片的主要特点答：（ b ）（a）哈佛结构（b）事务型处理器（c）指令系统的流水线操作（d）多总线结构 2、哈佛结构与冯.诺依曼结构的区别在于答：（ a ）（a）不止一条数据总线（b）多个存储器（c）允许流水线操作（d）专用的硬件乘法器3、tms320c54x的中央处理器由以下哪项组成答：（ a ）（a）运算部件和控制部件（b）算术逻辑单元和累加器（c）累加器和乘法器（d）st1和sto4、以下各项哪项不属于选择dsp 芯片时考虑的因素答：（ d ）（a）运算速度（b）精度和动态范围（c）价格（d）外观6、若使cpl=1,dp=1,sp=0100h,执行直接寻址语句：add 30h,a 后，则得到16位的数据存储器实际地址为：答：（ b ）（a）00b0h （b）0130h（c）0031h（d）0030h7、双数据存储器操作数间接寻址所用辅助寄存器只能是以下哪项答：（ c ）（a）ar0 ar1 ar2 ar3（b）ar1 ar2 ar3 ar4 （c）ar2 ar3 ar4 ar5 （d）ar0 ar1 ar6 ar78、以下段定义伪指令中哪个属于未初始化段：答：（ c ）（a）.text （b）.data （c）.usect （d）.sect9、dsp中c语言设计具有兼容性和可移植的优点, c代码的程序入口地址符号为答：（ a ）（Ａ）_c_int00 （b）start（c）reset （d）_c_int10、在ccs中编译c程序时，必须将运行时间支持库文件添加到工程中，该文件名为：答：（ b）（Ａ）rts.src （Ｂ）rts.lib （Ｃ）rtdx.lib （d）rtdx.h二、填空题：(总计15分)1．dsp应用系统的设计流程包括4个步骤：算法模拟阶段、____2．ti的三大主力dsp3. 对54系列dsp来说，一般地，有192k字可寻址存储空间，其中包括：4．用重复指令将程序存储区从地址单元0100h到0180h区间段的内容复制到数据存储区间从1000h开始的地址单元中。
《DSP原理及应用》课程考试试题
物理与电子信息系《DSP原理及应用》课程考试试题（A卷）时量：120分钟总分：100分考试说明：本试题中所指DSP芯片均指TI公司TMS32C54x系列16位DSP芯片，使用到的相关存储器影像寄存器在相应地方有其格式说明。
一、单项选择题(本大题总共10小题，每小题3分，共30分)每小题所列出有4或3小项，其中仅1项是符合题目要求的，请将正确的选项序号填写在题目中的括号中。
1、在指令执行前寄存器和数据存储器相应的初始状态为(AR3)=0100h，(0100h)=0444h，则指令：ANDM#00FFh， *AR3＋执行后，以下结果正确的是：（）(A) (AR3)=0100h (B) (0100h)=0444h (C) (AR3)=0444h (D) (0100h)=0044h2、请指出下面指令使用不正确的一项为：（）（A）STL B,－8，*AR7－（B）STL A, 11(C) STL *AR2+, A (D) STLM A, BRC3、在指令执行前CPU寄存器和相关存储器影像寄存器初始状态为：A=0056788933h, B=0000000000h, ST1的C16=0, AR4=0100h, (0100h)=1534h, (0101h)=3456h, 则执行指令DADD *AR4+, A, B 后，下面所示结果不正确的是（）(A) A=0056788933h (B) AR4=0102h(C) B=006BACBD89h (D) B=00BD896BACh4、下面对TMS320C54xDSP的ALU进行运算时，如果运算的结果发生溢出，则ALU的饱和逻辑会对运算结果进行溢出处理，下面说法不正确的是：（）(A) 若OVM=0，则对ALU的运算结果不作任何调整，直接送入累加器；(B) 当正向溢出时，将32位最大正数00 7FFFFFFFH装入累加器；(C) 若OVM=1，当负向溢出时，将32位最小负数FF 80000000H装入累加器；(D) 会将状态寄存器ST0中与相关目标累加器的溢出标志OVA或OVB置1。
dsp原理及应用李利第二版课后习题答案
第1章1.简述 DSP 芯片的主要特点。
答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；硬件配置强。
2.请详细描述冯·诺曼依结构和哈佛结构，并比较它们的不同。
答案在P6第一自然段。
3.简述 DSP 系统的设计过程。
答案依图1-3答之。
4.在进行 DSP 系统设计时，如何选择合适的 DSP 芯片？答：芯片运算速度；芯片硬件资源；运算精度（字长）；开发工具；芯片的功耗；其他因素（封装形式、环境要求、供货周期、生命周期等）。
5.TI 公司的 DSP 产品目前有哪三大主流系列?各自应用领域是什么?答案在P8第二自然段。
第2章一、填空题1.TMS320C54x DSP 中传送执行指令所需的地址需要用到 PAB、CAB、DAB 和 EAB 4 条地址总线。
P132.DSP 的基本结构是采用哈佛结构，即程序和数据是分开的。
3.TMS320C54x DSP 采用改进的哈佛结构，围绕 8 条 16 位总线建立。
P134.DSP 的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。
其中RAM又可以分为两种类型：双访问RAM,即DARAM 和单访问 RAM,即 SARAM。
P24-2.4 节5.TMS320C54xDSP 的内部总存储空间为 192K 字，分成 3 个可选择的存储空间：64K程序存储器空间、64K数据存储器空间和64KI/O存储空间。
P23-2.4节6.TMS320C54x DSP 具有 2 个 40 位的累加器。
7.溢出方式标志位 OVM=1，运算溢出。
若为正溢出，则 ACC 中的值为00 7FFF FFFFH。
8.桶形移位器的移位数有三种表达方式： 5 位立即数； ST1 中5 位 ASM 域；暂存器 T 的低6 位。
9.DSP 可以处理双 16 位或双精度算术运算，当 C16= 0 为双精度运算方式，当C16= 1为双16位运算方式。
DSP原理及应用考试卷答案 (1)
1、对于TMS320C54x系列DSP芯片，下列说法正确的是 ( C )(A) 专用型DSP （B）32位DSP (C) 定点型DSP (D) 浮点型DSP2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是 (B )A.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0B.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1C.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0D.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置13、若链接器命令文件的MEMORY部分如下所示：MEMORY{PAGE 0: PROG: origin=C00h, length=1000hPAGE 1: DATA: origin=80h, length=200h}则下面说法不正确的是（A）A、程序存储器配置为4K字大小B、程序存储器配置为8K字大小C、数据存储器配置为512字大小D、数据存储器取名为DATA5、C54X DSP的流水线是由（ B ）级（也即是由多少个操作阶段）组成。
(A) 4 (B) 6 (C) 8 (D) 106、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（）A、在执行指令*AR3+0B后，AR3的值是200h；B、在执行指令*AR3-0B后，AR3的值为23Fh；C、在执行指令*AR3-0B后，AR3的值是180h；7、下面对一些常用的伪指令说法正确的是：（ D ）A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号；B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号；C、.sect命令定义的段是未初始化的段；D、.usect命令定义的段是未初始化的段。
8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的那些辅助寄存器如果使用到了是非法的（ D ）A、AR2B、AR4C、AR5D、AR6二、填空题(每空2分，共20分)1、DSP芯片按照其用途分类，可以分为通用型和专用型两种。
DSP原理及应用试题
DSP原理及应用试题一、单项选择题1、TMS320C54X DSP软硬件复位时,中断向量为.A。
FF00H B. FF80H C. 0080H D. 0000H2、TMS320C54X DSP主机接口HPI是位并行口。
A。
32 B.16 C. 8 D. 23、TMS320C54X DSP采用改进的哈弗结构，围绕条位总线建立。
A。
8、16 B。
16、8 C。
8、8 D。
16、164、TMS320C54X DSP多通道缓冲串口（MCBSY）发送和接收通道数最多可达路。
A. 128B. 64C. 32D. 165、TMS320C54X DSP的32个中断源分为14级，其中级别最高。
A。
INTR B。
NMI C。
RS D. INTO6、TMS320C54X DSP共有129条指令，分为大类。
A. 6 B。
5 C。
4 D。
37、TMS320C54X DSP最多可与个器件进行时分串行通信。
A. 16 B。
8 C。
4 D。
28、可编程数字信号处理器简称。
A. CPUB. DSPC. MCS D。
MCU二、填空题1、TMS320C54X DSP共有种基本数。
2、DSP实现FIR滤波器延时一个采样周期的方法有两种，一是采用缓冲区法，二是采用缓冲器法。
3、DSP技术是利用专用或通用数字信号处理器芯片，通过的方法对信号进行处理。
4、TMS320C54X DSP可编程定时器的定时周期=（时钟周期)×(定标器+1)×（+1）。
5、TMS320C54X DSP具有两个通用I/O口，用于输入外设的状态；用于输出外设的控制信号。
三、判断题1、TMS320C54X DSP缓冲串行接口是在同步串口基础上，增加了一个自动缓冲单元，主要提供灵活的数据串长度,并降低服务中断的开销。
（）2、循环缓冲区是一个滑动窗，包含最近的数据，若有新的数据到来，它将覆盖旧的数据。
（）3、浮点DSP与定点DSP相比,价格便宜，功耗较小，运算精度稍低。
dsp原理及应用试题及答案
dsp原理及应用试题及答案一、选择题（每题2分，共20分）1. DSP的全称是（）。
A. Digital Signal ProcessorB. Digital Sound ProcessorC. Digital System ProcessorD. Digital Storage Processor答案：A2. 在DSP系统中，用于实现数字信号处理的处理器是（）。
A. CPUB. GPUC. DSPD. MCU答案：C3. 下列哪个不是DSP的特点？（）A. 高速度B. 低功耗C. 高成本D. 可编程答案：C4. DSP芯片中，用于存储程序和数据的存储器是（）。
A. ROMB. RAMC. SRAMD. DRAM答案：C5. 在DSP应用中，通常使用哪种类型的算法来处理信号？（）A. 线性算法B. 非线性算法C. 离散算法D. 连续算法答案：C6. DSP在音频处理中的主要应用不包括（）。
A. 音频压缩B. 音频去噪C. 视频编码D. 音频增强答案：C7. 下列哪个是DSP编程语言？（）A. CB. C++C. JavaD. Python答案：A8. DSP的指令周期通常比通用微处理器的指令周期（）。
A. 长B. 短C. 相等D. 不可比较答案：B9. 在数字信号处理中，FFT算法主要用于（）。
A. 信号滤波B. 信号压缩C. 信号变换D. 信号增强答案：C10. DSP系统设计中，通常不包括以下哪个步骤？（）A. 系统建模B. 算法实现C. 硬件选择D. 软件测试答案：D二、填空题（每题2分，共20分）1. DSP的内部结构通常由_____、_____、_____和_____组成。
答案：CPU，存储器，输入/输出接口，总线2. 在DSP系统中，_____用于控制数据的流动。
答案：总线3. DSP的编程通常使用_____语言，因为它具有高效的执行速度。
答案：汇编4. DSP在图像处理中，常用于实现_____和_____等操作。
dsp原理及应用》试卷答案
通信系《DSP原理及应用》期末考试题（答案）姓名：学号：班级：分数：考试时间：15：40～17：30 考试方式：开卷；注意：所有答案必须写在答题纸上，试卷上的答案无效！一、填空题（每空2分，共20分）1、在C语言和C55x汇编语言的混合程序设计中，C函数的参数和返回值传递到C55x的寄存器中。
在函数“long func(int *p1, int i2, int i3, int i4)”中，*p1传递到AR0寄存器，i2传递到T0寄存器，i4传递到AR1寄存器，返回值由AC0寄存器传递。
2、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式，“mov #0x3，DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234)，T2”使用的寻址方式是绝对寻址模式。
3、“AND #0x7f， AC0”，执行之后，AC0的值是0000000078。
4、C55x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将输入段组合成输出段，以及在存储器何处存放输出。
MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。
二、简述题（共40分）1、根据你的理解，试列举 DSP 芯片的特点？（5分）答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；丰富的外设2、TMS320C55x 芯片的总线结构有何特点，主要包括哪些总线？它们的功能是什么？（6分）答：TMS320C55x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。
采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。
独立的程序总线和数据总线允许CPU同时访问程序指令和数据。
包括12条总线，分别是：PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。
DSP原理及应用邹彦主编课后答案
《D S P原理及应用(修订版)》邹彦主编课后答案(个人终极修订版)(总10页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--第一章1、数字信号处理实现方法一般有几种答：课本P2（2.数字信号处理实现）2、简要地叙述DSP芯片的发展概况。
答：课本P2（ DSP芯片的发展概况）3、可编程DSP芯片有哪些特点答：课本P3（ DSP芯片的特点）4、什么是哈佛结构和冯诺依曼结构他们有什么区别答：课本P3-P4(1.采用哈佛结构）5、什么是流水线技术答：课本P5（3.采用流水线技术）6、什么是定点DSP芯片和浮点DSP芯片它们各有什么优缺点答：定点DSP芯片按照定点的数据格式进行工作，其数据长度通常为16位、24位、32位。
定点DSP的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。
浮点DSP芯片按照浮点的数据格式进行工作，其数据长度通常为32位、40位。
由于浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。
但它的硬件结构相对复杂、功耗较大，且比定点DSP芯片的价格高。
通常，浮点DSP芯片使用在对数据动态范围和精度要求较高的系统中。
7、DSP技术发展趋势主要体现在哪些方面答：课本P9（发展技术趋势）8、简述DSP系统的构成和工作过程。
答：课本P10（系统的构成）9、简述DSP系统的设计步骤。
答：课本P12（系统的设计过程）10、DSP系统有哪些特点答：课本P11（系统的特点）11、在进行DSP系统设计时，应如何选择合理的DSP芯片答：课本P13（芯片的选择）12、TMS320VC5416-160的指令周期是多少毫秒它的运算速度是多少MIPS 解：f=160MHz，所以T=1/160M==；运算速度=160MIPS第二章1、TMS320C54x芯片的基本结构都包括哪些部分答：课本P17（各个部分功能如下）2、TMS320C54x芯片的CPU主要由几部分组成答：课本P18（3、处理器工作方式状态寄存器PMST中的MP/MC、OVLY和DROM3个状态位对’C54x的存储空间结构有何影响答：课本P34（PMST寄存器各状态位的功能表）4、TMS320C54x芯片的内外设主要包括哪些电路答：课本P40（’C54x的片内外设电路）5、TMS320C54x芯片的流水线操作共有多少个操作阶段每个操作阶段执行什么任务完成一条指令都需要哪些操作周期答：课本P45（1.流水线操作的概念）6、TMS320C54x芯片的流水线冲突是怎样产生的有哪些方法可以避免流水线冲突答：由于CPU的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。
DSP原理与应用课后答案(电子工业出版社)共12页word资料
第一章绪论1、简述DSP系统的构成和工作过程。
答：DSP系统的构成：一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等。
DSP系统的工作过程：①将输入信号x(t)经过抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠。
②经过采样和A/D转换器，将滤波后的信号转换为数字信号x(n)。
③数字信号处理器对x(n)进行处理，得数字信号y(n)。
④经D/A转换器，将y(n)转换成模拟信号；⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。
9、简述DSP系统的设计步骤。
答：①明确设计任务，确定设计目标。
②算法模拟，确定性能指令。
③选择DSP芯片和外围芯片。
④设计实时的DSP芯片系统。
⑤硬件和软件调试。
⑥系统集成和测试。
第二章 TMS320C54x硬件结构1、 TMS320C54X芯片的基本结构都包括哪些部分？答：①中央处理器②内部总线结构③特殊功能寄存器④数据存储器RAM⑤程序存储器ROM⑥I/O口⑦串行口⑧主机接口HPI⑨定时器⑩中断系统2、TMS320C54X芯片的CPU主要由哪几部分组成？答：①40位的算术运算逻辑单元（ALU）。
②2个40位的累加器（ACCA、ACCB）。
③1 个运行-16至31位的桶形移位寄存器。
④17×17位的乘法器和40位加法器构成的乘法器-加法器单元（MAC）。
⑤比较、选择、存储单元（CSSU）。
⑥指令编码器。
⑦CPU状态和控制寄存器。
3、TMS320VC5402共有多少可屏蔽中断？它们分别是什么？RS和NMI属于哪一类中断源？答：TMS320VC5402有13个可屏蔽中断，RS 和NMI 属于外部硬件中断。
4、试分析下列程序的流水线冲突，画出流水线操作图。
如何解决流水冲突？STLM A ，AR0 STM #10，AR1 LD *AR1，B 解：流水线图如下图：1 2 3 4 5 6 789预取指取指 译码 寻址 读数 执行STLM A,AR0预取指取指 译码 寻址 读数 执行STM#10,AR1 (1st Word)预取指取指 译码寻址 读数 执行STM #10,AR1(2nd Word)预取指取指译码寻址读数执行LD *AR1,B解决流水线冲突：最后一条指令（LD *AR1，B）将会产生流水线冲突，在它前面加入一条NOP 指令可以解决流水线冲突。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《DSP原理与应用》练习题参考答案 24学时版本 用于通信方向 注意：红色字体文字为解题注解与说明，万万不
可作为答题内容 1. Q.15表示是16位数据中第15位为符号位，第14~0位为小数位。试写出下面问题的答案： ⑴ 分别写出十进制正数0.68和十进制负数-0.245的Q.15表示。 0.68*32768=570AH -0.245*32768=-1F5CH=E0A4H ⑵ 分别写出Q.15表示的A200H和5A00H的十进制数值。 A200H/32768=-5E00H/32768=- 0.734375 5A00H/32768=0.703125 上面两小题使用教材P7两条公式，公式中Q为数据中的小数位数，digits<->data。取补码的正规方法是按位取反得到的反码加上1。16进制下快速算法是找出互补的数，即加上该互补数得10000H。例如求1F5CH补码，1F5CH+E0A4H=10000H。故E0A4H为所求。 ⑶ 已知两个Q.15数相乘的乘积存放于累加器A中。FRCT=0时A为16进制0xFFEA000000，该乘积的十进制数是多少？FRCT=1时A为16进制0x007D000000，该乘积的十进制数又是多少？ FRCT=0时累加器A低30位为小数位 乘积既非Q.31，也非Q.30 解法一，写出小数点后二进制位数值，乘积为-16000000H，小数点后的二进制为01011B，得2-2+2-4+2-5=-11/25=-0.34375 解法二，运用教材P7公式，EA000000/230=-16000000//230=-11/25=-0.34375 FRCT=1时累加器A低31位为小数位 乘积为Q.31，其中高16位为Q.15 解法一，写出小数点后二进制位数值，乘积7D000000H小数点后的二进制为1111101B，得2-1+2-2+2-3+2-4+2-5+2-7=125/27= 0.9765625 解法二，运用教材P7公式，7D000000H/231=125/27= 0.9765625 解法三，取乘积Q.15形式，乘积Q.15形式为7D00H=32000/32768=0.9765625
2. 解决图像编码中常见的8x8离散余弦变换在VC5402 DSP上定点运算问题。 ⑴ 用VC5402指令写出定点运算实现83cos163cos192的代码。其中定点乘法精度16位。最后结果保留整数部分。可以利用首地址1000H的128字长数据缓存区存放数据。（10分） 数据页1000H的地址存放的数据是32768163cos=27246
数据页1001H的地址存放的数据是3276883cos=12540 1000H存放27246，1001H存放12540，结果存放1002H SSBX FRCT MPY *(1000H), #192, A MPYA *(1001H) STH B, *(1002H) 以上有符号数乘法中小数点位置：
15位数字S15位数字S*=S高15位数字低15位数字0第一次乘法
高15位数字S15位数字S*=S高15位数字低15位数字0第二次乘法 ⑵ 写出用上面(1)的指令段计算出83cos163cos192的数值。（6分） 192*27246乘积取1位符号和高15位得159，159*12540乘积取1位符号和高15位得60。 用计算器，分两步，第一步算163cos192取整数得159；第二步算83cos159取整数得60 61.0924 得0分 61 得1分 60 得2分 159和60 得3分
3. 现在需要对16位整型音频信号数据执行512点FFT，待处理数据放在数据页首地址为0A00H，长度为512的缓冲区内。在按时间抽取基2 FFT碟形运算中输入数据倒序，输出数据顺序。写出在一个512次循环中以降序ARx-0B读入数据页0BFFH~0A00H的512个输入数据的汇编指令代码。 STM #0BFFH, AR1 STM #256, AR0 STM #511, AR2 loop: LD *AR1-0B, A BANZ loop, *AR2- 或者 STM #0BFFH, AR1 STM #256, AR0 STM #511, BRC RPTB end_loop – 1 LD *AR1-0B, A end_loop: 或者 STM #0BFFH, AR1 STM 256, AR0 RPT #511 LD *AR1-0B, A FFT基2碟形运算，时间抽取时输入乱序、输出顺序；频域抽取时输入顺序、输出乱序 AR0数值设为FFT点数一半。循环计数器初值设为循环次数-1也就是FFT点数-1。 升序时，AR1数值设为缓冲区首地址，乱序读LD *AR1+0B, A，乱序写STL A, *AR1+0B 降序时，AR1数值设为缓冲区尾地址，乱序读LD *AR1-0B, A，乱序写STL A, *AR1-0B
4. 在VC5402芯片上对无限长16位整型音频信号执行分段实时采集、滤波、输出至功放。其中滤波使用51阶Hamming窗低通滤波以及循环缓冲区方法。汇编指令代码段如下： LOOP_FILTERING: STM #DATA_BUF_PTR+50, ①AR3或者AR4 STM #COEF_BUF_PTR, ②AR4或者AR5 STM # LEN -1, AR7 STM #IN_BUF_PTR, AR2 STM #OUT_BUF_PTR, AR1 STM ③#1 , AR0 SSBX ④FRCT loop2: STM ⑤#51 , BK MVDD *AR2+, ⑥AR3+0%或者AR4+0% LD #0, A STM ⑦#50 , AR6 loop1: MAC ⑧AR3+0%或者AR4+0% , ⑨AR4+0%或者AR5+0% , A BANZ loop1, *AR6- STH A, *AR1+ BANZ loop2, *AR7- 其中COEF_PTR指向滤波系数缓冲区，DATA_PTR指向输入缓冲区，IN_BUF指向音频采集缓冲区，OUT_BUF指向音频功放输出缓冲区。 试写出下面问题的答案： (1) 在上面汇编指令代码段中9个标有序号的空中填空，使程序完整并且正确运行。 ①AR3或者AR4, ②AR4或者AR5, ③#1, ④#FRCT, ⑤#51,⑥AR3+0%或者AR4+0%,⑦#50,⑧AR3+0%或者AR4+0%, ⑨AR4+0%或者AR5+0%
(2) 在上面代码段跟踪过程中，读出指向滤波系数缓冲区的辅助寄存器内容为10AFH，随后连续执行4次MAC指令所访问的4个内存地址分别是多少？又读出指向输入缓冲区的辅助寄存器内容为10F1H，随后同一辅助寄存器对同一缓冲区访问102次后读数是多少？ 循环寻址运算是*ARx+%BK，在BK个地址的集合内循环递增。缓冲区尾地址+1=首地址的条件是首地
址低N位全零，N为BK>2N的最小整数。任意给出一个循环寻址的缓冲区内地址，可唯一确定该缓冲区(首、尾地址)。 本题BK=51，N=6。 第1问，10B0，10B1，10B2，1080 地址10AFH二进制展开后，低6位全零时得首地址1080H，尾地址=1080H+51-1=10B2H 第2问，10F1H 循环寻址的缓冲区内任一地址a+51n=a
5. 在题7标示为LOOP_FILTERING的使用循环缓冲区法完成FIR滤波的汇编指令代码段中存在两重循环嵌套。现有代码采用根据辅助寄存器进行条件跳转的方法实现循环。C54x DSP还提供另外一种执行效率更高的实现循环的方法，即重复和块重复。试写出下面问题的答案： ⑴ 重复指令RPT和RPTZ使用C54x DSP内核什么专门的寄存器或者标志位？把他们全部列举出来。 重复指令RPT和RPTZ使用C54x DSP内核RC寄存器 ⑵ 块重复指令RPTB使用C54x DSP内核什么专门的寄存器或者标志位？把他们全部列举出来。 块重复指令RPTB使用C54x DSP内核BRC、RSA、REA寄存器和ST1寄存器的BRAF位
⑶ 对题7标示为LOOP_FILTERING的使用循环缓冲区法完成FIR滤波的汇编指令代码段进行优化，用重复指令和块重复指令完全消除根据辅助寄存器进行条件跳转的指令。 LOOP_FILTERING: STM #DATA_BUF_PTR+50, AR3 STM #COEF_BUF_PTR, AR4 STM # LEN -1, BRC STM #IN_BUF_PTR, AR2 STM #OUT_BUF_PTR, AR1 STM #1, AR0 SSBX FRCT STM #51, BK RPTB end_loop - 1 MVDD *AR2+, AR3+0% RTPZA, #50 MAC *AR3+0%, *AR4+0%, A STH A, *AR1+ end_loop:
6. 上题4标号为LOOP_FILTERING的滤波代码段必须封装成为如下形式的函数方能被C语言主程序调用。 void fir(int *in_buf, int *data_buf, int *coeff_buf, int len, int *out_buf) 其中第一形参为指向音频采集缓冲区的指针in_buf，第二形参为指向输入缓冲区的指针data_buf，第三形参为指向滤波系数缓冲区的指针coeff_buf，第四形参为滤波长度（不等于信号分段长度）len，第五形参为指向音频功放输出缓冲区的指针out_buf。从C主程序跳入汇编子函数时ST1状态寄存器的CPL位自动为1。试写出下面问题的答案： ⑴ 在跳入汇编子程序fir并且执行如下现场保护后，写出把上述fir函数五个形参传递至累加器B的指令。 PSHM AR0 PSHM AR1 PSHM AR2 PSHM AR3 PSHM AR4 PSHM AR5 PSHM AR6 PSHM AR7 FRAME #-12
LDM AL, B或者STLM A, BL LD @21, B LD @22, B