频率特性测试仪(完整版)讲课教案

频率特性测试仪(完整

版)

频率特性测试仪

摘要：本实验以DDS芯片AD9851为信号发生器，以单片机

MSP430F449为核心控制芯片，以FPGA为辅助，加之于外围电路来实现幅频及相频的检测。系统由6信模块组成：正弦扫频信号模块，待测阻容双T网络模块，整形模块，幅值检测模块，相位检测模块，及显示模块。先以单片机送给AD9851控制字产生100HZ—100KHZ的扫频信号，经过阻容双T网络检测电路，一路信号通过真有效值AD637JP对有效值进行采集后进入单片机进行幅值转换，另一路信号由整形电路整形后进入FPGA进行相位检测及频率检测，最后由LCD显示输出，最终来完成幅频及相频的简单测试。

关键字：AD9851、 MSP430F449 、FPGA 、阻容双T网络、AD637

LM311比较器、液晶12864

目录

一、方案方案论证与选择 (3)

1. 扫描信号产生方案 (3)

1.1 数字直接频率合成技术(DDFS) (3)

1.2 程控锁相环频率合成 (3)

1.3 数字频率发生器（DDS）AD9851产生 (4)

2．相位检测方案 (4)

2.1 A/D采样查找最值法 (4)

2.2 FPGA鉴相法 (5)

3. 幅值检测方案 (6)

3.1 峰值检波法 (6)

3.2 真有效值芯片AD637检测法 (7)

二、系统总体设计文案及实现方框图 (8)

三、双T网络的原理分析及计算 (9)

1、双T网络的原理 (9)

2、双T网络的设计 (11)

四、主要功能模块电路设计 (12)

1、 AD9851正弦信号发生器 (12)

2、减法电路及射极跟随器 (13)

3 整形电路 (14)

4 真有效值检测 (14)

五、系统软件设计 (15)

六、测试数据与分析 (16)

七、总结分析与结论 (18)

参考文献： (19)

附录： (19)

一、方案方案论证与选择

1. 扫描信号产生方案

1.1 数字直接频率合成技术(DDFS)

方案一：采用数字直接频率合成技术(DDFS)。以单片机和FPGA为控制核心,利用FPGA中的N位地址存储相应的正弦表值，通过改变频率控制字K，-寻址相位累加器的波形存储器的数据,以产生所需频率的正弦信号f out=f in

*K/2N。该方案频率比较稳定，抗干扰能力强，但程序实现会有一定的繁琐性，并且会占用FPGA资源。

1.2 程控锁相环频率合成

方案二：采用程控锁相环频率合成方案。锁相环频率合成是将高稳定度和高精确度的标准频率经过加减乘除的运算产生同样稳定度和精确度的大量离散频率，在一定程度上解决了既要频率稳定精确、又要频率在较大范围可变的矛盾，能产生方波，通过积分电路就可以得到同频率的三角波，再经过滤波器就可以得到正弦波，但采用了多次积分电路，这种具有惰性特性的电路误差大且不能满足相频曲线和幅频曲线的输出要求，功能扩展能力有限。

1.3 数字频率发生器（DDS）AD9851产生

方案三：采用DDS芯片AD9851。根据题目要求，结合性价比，我们选用AD9851。AD9851是AD公司采用先进的DDS技术生产的具有高级集成度的DDS器件，它的最高工作时钟为180MHz，正常输出工作频率范围为0～72ＭＨｚ，精度可达0.04Ｈｚ，它还具有调频和调相功能，通过单片机的适当控制便可产生高带宽的正弦波信号。该方案产生的信号频率稳定度较好，操作简易，但抗干扰性有一定的的不足。

综上论证比较：与DDFS及锁相环频率合成相比，采用DDS芯片合成正弦信号的频率建立与切换简单，频率单一，频率覆盖范围广，精度高，可控性强，功能扩展能力大。故采用方案三。

2．相位检测方案

2.1 A/D采样查找最值法

方案一：A/D采样法查找最值法。采用两片高速A/D转换器同时对输入的两路信号进行等时间间隔采样并将其分别存储，然后对所测信号的波形数据进行分析。用单片机扫描存储在RAM中的波形数据，查找出两部分数据的最大值或最小值，计算出两片A/D转换器采集两部分波形数据的最大值或最小值的时间间隔，则信号的相位差可由下式得到：

Фx=(Tx/T0)*360°

其中，Tx为两路信号相临最值的时间间隔，T0为信号周期。这种方案需要用软件对大量的波形数据进行处理才能达到较高的精确度,且采集时间间隔难以精确控制。

2.2 FPGA鉴相法

方案二：FPGA鉴相法。基于FPGA数字逻辑处理功能。将待测网络的正弦信号输入和输出端分别通过一个过零比较器，对两路线输出方波信号进行“异或”操作，所得脉冲的宽度可反映相位差的大小，这就将对信号相位差测量转化成对脉冲的占空比的测量。分别测量脉冲高电位时间内与原方波周期内的基准源脉冲数N h与N t。

则信号相位差为：

Фx＝（N h/N t）*360°

这种方案以主控芯片的时钟信号作为计数脉冲，但原方波信号及脉冲信号都要是单个不长的时间单位，其数值相对较小，故存在误差。当待测信号频率较高时误差会更大。

方案三：考虑方案二中误差的主要来源，测量中采用多周期同步计数法，此方案基于方案二，对输入信号周期进行填充式脉冲计数。其原理为：用FPGA产生一个门宽为1秒闸门信号，将FPGA的40MHZ时钟频率5倍频为200MHZ，用闸门信号与倍频时钟脉冲“相与”送入计数器1，进行计数，计数值为N1。将同步闸门信号、鉴相脉冲和时钟脉冲三者“相与”后送入记数器2，进行记数，计数值为N2，则相位差为：Фx＝（N2/N1）*360°。此方法缺陷来自于所其的闸门信号宽度并非整个原信号周期，这样会带来一定的误差，但其实这种误差在允许范围内是可以忽略的。总体上在测量高频率时更精确。综上采用此方案。