第四章逻辑门电路作业题(参考答案)
第四章 逻辑门电路 （Logic Gates Circuits） 1．知识要点 CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构； CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型； 动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性； 特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。
重点： 1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系； 2．CMOS逻辑电平的定义和噪声容限的计算； 3．逻辑门电路扇出的定义及计算； 4．逻辑门电路转换时间、传输延迟的定义。
难点： 1．CMOS互补网络结构的分析和设计； 2．逻辑门电路对负载的驱动能力的计算。 （1）PMOS和NMOS场效应管的开关特性 MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断 ；对于低电平0，NMOS截断，PMOS导通。 （2）CMOS门电路的构成规律 每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。 对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。 PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS管并联时，其相应的PMOS管一定需要串联。 基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。 （3）CMOS逻辑电路的稳态电气特性 一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义： VOHmin 输出为高电平时的最小输出电压 VIHmin 能保证被识别为高电平时的最小输入电压 VOLmax 能保证被识别为低电平时的最大输入电压 VILmax 输出为低电平时的最大输出电压 不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。 噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况，其最坏的输出电压是VOHmin，如果要使该电压能在输入端被正确识别为高电平，即被噪声污染后的电压值应该不小于VIHmin，则噪声容限为VOHminVIHmin。对于输出是低电平的情况，噪声容限为VILmax VOLmax。 输出电流的定义如下。 IOLmax：输出低态且仍能维持输出电压不大于VOLmax时，输出端能吸收的最大电流； IOHmax：输出高态且仍能维持输出电压不小于VOHmin时，输出端可提供的最大电流。 （4）扇出 逻辑门的扇出（fanout）是指该门电路在不超出其最坏情况负载规格的条件下能驱动的输入端的个数。扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。 扇出的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。直流扇出能力的计算方法为：最大输出电流/最大输入电流。一个门电路的高电平扇出和低电平扇出不一定相等。通常，门电路的总扇出应为高电平扇出和低电平扇出中的较小值。 （5）CMOS电路的动态特性 转换时间可分为输出上升时间tr和输出下降时间tf，其值的大小和门的导通电阻与负载电容之积成正比。 传输延迟时间tp指的是从输入变化到输出变化所需的时间。其值取决于器件内部的结构与信号传输的路径；同一个器件，不同输入/输出间的传输延迟可能不同，由多种因素决定。 （6）CMOS电路的功耗 输出不变时的CMOS电路功耗称为静态功耗。CMOS电路在状态转换时消耗的电能称为动态功耗，其来源是输出端上的电容性负载CL，输出从低到高转换时，电流流过P沟道晶体管给负载充电，类似地，输出从高到低转换时，电流流过N沟道晶体管给负载放电，这两种情况下晶体管导通的电阻都消耗功率。充电开始时电压变化为VDD，结束时电压变化很小，故平均电压变化为VDD/2，则每次转换消耗的电能为2LDD/2CV，若每秒钟变化2f次，则由电容性负载引起的动态功耗为2LDDCVf。
2．Exercises 4.1 The Stub Series Terminalted low Voltage(SSTV) logic family, used for SDRAM modules, defines a LOW signal to be in the range 0.0～0.7V, and a HIGH signal to be in the range 1.7～2.5V. Under a positive-logic convention, indicate the logic value associated with each of the following signal levels: (a) 0.0V (b) 0.7V (c) 1.7V (d) 0.6V (e) 1.6V (f) 2.0V (g) 2.5V (h) 3.3V
(a) 0 (b) 0 (c) 1 (d) undefined (e) undefined (f) undefined (g) 1 (h) undefined
4.2 Repeat exercise 4.1 using a negative-logic convention. (a) 1 (b) 1 (c) 0 (d) undefined (e) undefined (f) undefined (g) 0 (h) undefined
4.3 True or false: For a given set of input values, a NAND gate produces the opposite output as a NOR gate. When the two inputs are different, it will be ture.
4.4 For a given silicon area, which is likely to be faster, a CMOS NAND gate or a CMOS NOR? CMOS NAND will be faster than CMOS NOR. 4.5 Which has fewer transistors, a CMOS inverting gate or a noninverting gate? CMOS inverting gate has fewer transistors.
4.6 For each of the following resistive loads, determine whether the output drive specifications of the 74HC00 over the commercial operating range are exceeded (use VOLmax= 0.33V，VOHmin = 3.84V and VCC = 5.0 V). You may not
exceed IOLmax (4mA) or IOHmax (4mA) in any state. (1) 1.2k to VCC and 820 to GND (2) 470 to VCC and 470 to GND
(1) VThev = Vcc×R2 / (R1+R2) = 5×820 / (1200+820) ≈ 2.03V I Short = Vcc / R1 RThev = VThev / I Short
= R1×R2 / (R1+R2)
= 1200×820 / (1200+820) ≈ 487.13 ∵VOHmin = 3.84V ∴ IOH = (VOHmin-VThev ) / RThev ≈ 3.7 mA < IOHmax = 4 mA ∵VOLmax = 0.33V ∴ IOL = (VThev - VOLmax) / RThev ≈ 3.5 mA < IOLmax = 4 mA 因此，没有超出商用工作范围，可以正常驱动负载。
(2) VThev = Vcc×R2 / (R1+R2) = 5 / 2 = 2.5V I Short = Vcc / R1 RThev = VThev / I Short
= R1×R2 / (R1+R2)
= 470 / 2 = 235 ∵VOHmin = 3.84V ∴ IOH = (VOHmin-VThev ) / RThev ≈ 5.7 mA > IOHmax = 4 mA ∵VOLmax = 0.33V ∴ IOL = (VThev - VOLmax) / RThev ≈ 9.2 mA > IOLmax = 4 mA 因此，超出了商用工作范围，不能驱动负载。
4.7 A particular Schmitt-trigger inverter has ILmaxV= 0.8 V, IHminV = 2.0 V, T+V=1.7 V, and TV = 1.2 V. How much hysteresis does it have?
Hysteresis = T+V-TV= 1.7-1.2 = 0.5V
4.8 Discuss the pros and cons of larger versus smaller pull-up resistors for open-drain CMOS outputs. 较小的上拉电阻：优点是输出电平在上升时较快，使得其工作运行的速度较快；缺点是在输出低电平时电源对地的电流较大，使得其功耗较大。 较大的上拉电阻：优点是在输出低电平时电源对地的电流较小，使得其功耗较小；缺点是输出电平在上升时较慢，使得其工作运行的速度较慢。
数字电路逻辑设计----王毓银主编(第二版)第四章--组合逻辑电路部分题解
第四章 组合逻辑电路部分习题解答4-1.写出图P4—1所示电路的逻辑函数表达式.图略。
解：12Y ABC AB C ABC A BC Y AB AC BC=+⋅++⋅=++该电路是一个全加器电路，A 、B 、C 分别为加数、被加数和低位的进位，Y 1是和，Y 2是进位输出.4—2．题及图略。
解：设S 0、S 1控制的与或非门输出为x;S 2、S 3控制的与或非门输出为z.则根据电路图可得如下表达式：3210Z ABS ABS X S B S B A Y X Z=+=++=⊕ 据此可得下表：S 3~S 0控制，使Y 与A 、B 之间产生出不同的对应函数关系.4—3. 题及图略。
解：① COMP=0，Z=1时，输出端的 与非门被封锁，致使输出 Y 1=Y 2=Y 3=Y 4= 0 ，与输入信 号无关.② COMP=1,Z=0时，输出端的与非门全部打开. 传输门3、5、7导通；4、6、8截止。
且A 3=0时，传输门1通2止 ，224 Q A P A A ==+ A 3=1时，传输门2通1止,2 0Q A P ==。
由此可得输出端的表达式：11223234234Y =AY =A A Y=A A Y A A =⊕++由表达式填写真值表（真值表略）后，可看出前十组码 输入A 4A 3A 2A 1从0000 →0001→………→1001时， 输出 Y 4Y 3Y 2Y 1对应从1001 →1000→……→0000。
输出为输入的补码,所以该电路可以看作是十进制 数9的求补电路。
后六组为伪码。
4-4. 在有原变量输入,又有反变量输入的条件下，用与非门设计实现下列逻辑函数的电路。
<1〉 F ﹝A,B ，C ，D ﹞=Σm （0，2，6，7,10,12，13，14，15) 用卡诺图化简后得:F AB CD BC A B D AB CD BC A B D=+++⋅⋅=⋅⋅⋅⋅⋅据此画图如下。
〈2〉 F ﹝A,B,C,D ﹞=Σm （0,1,3,4，6，7,10，12，13，14,15） 用卡诺图化简后得：F A B C ACD ACD AB BDA B C ACD ACD AB BD=⋅⋅++++=⋅⋅⋅⋅⋅⋅据此画图即可.<3〉 F ﹝A ，B ，C ，D ﹞=Σm （0,2,3,4,5,6,7,12, 14,15） 用卡诺图化简后得：A B C D B AF A D BD AB BC AC A D BD AB BC AC=⋅++++=⋅⋅⋅⋅⋅据此画图即可.<4〉 F ﹝A,B ，C,D ﹞= Σm （0,1，4,7,9，10，13）+Σd （2，5，8,12，14，15)用卡诺图化简： F C BD B D C BD B D=⋅++⋅=⋅⋅⋅据此画图即可.〈5〉 F ﹝A,B,C ，D ﹞= Σm （0,1，3，4，12,14）+Σd （5，6,7,9,111）用卡诺图化简:F A C AD BDA C AD BD=⋅⋅++=⋅⋅⋅据此画图即可。
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析第四章组合逻辑电路一、选择题1．下列表达式中不存在竞争冒险的有。
A.Y=B +A BB.Y=A B+B CC.Y =A B C +ABD.Y =(A+B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。
A.1B.2C.4D.16 4.下列各函数等式中无冒险现象的函数式有。
A.B A AC C B F ++= B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为时，将出现冒险现象。
A.B=C=1B.B =C=0C.A =1，C=0D.A =0，B=0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有个。
A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有。
A.译码器B.编码器C.全加器 D.寄存器9．八路数据分配器，其地址输入端有个。
A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出位二进制代码。
A.2B.6C.7D.812．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应。
A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，BST =0，CST =D D.A ST =D ，BST =0，CST =013．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。
第4章习题解答
习题４4.1分析图P4.1所示电路,写出Y 1、Y 2的逻辑表达式,列出真值表,指出电路完成什么逻辑功能.解:电路为全加器,其中,,A B C 分别为被加数、加数和进位输入,1Y 为和,2Y 为进位输出. 4.2图P4.2是一个多功能逻辑函数发生器电路.试写出当S 0、S 1、S 2、S 3为0000～1111共16种不同状态时输出Y 的逻辑函数式. 解：当0123S S S S 为00001111时Y 的逻辑函数式如下表:3S 2S 1S 0S B A 图P4.24.3 分析图P4.3电路的逻辑功能,写出Y 1、Y 2的逻辑表达式,列出真值表,指出电路完成什么逻辑功能.解：4.4 已知某组合电路的输入A 、B 、C 和输出Y 的波形如图P4.4所示,试写出Y 的最简与或表达式.解：根据题中所给的波形可得到如下的真值表：YC B A 图P4.41 1 1 0据真值表可得：Y ABC ABC ABC =++4.5 用与非门设计一个4变量表决电路.其功能是：4个变量中有多数个变量为1时,输出为1,否则为0.解：设4个逻辑变量分别用,,,A B C D 表示,输出变量用Y 表示. 〔1〕列真值表：由电路的功能得真值表：〔2〕划简逻辑函数：由真值表画出卡诺图,得最简与或式：CDAB Y ABD ABC ACD BCD =+++ 00 011110〔3〕逻辑函数变换： 按题意采用与非门,逻辑函数变换为与非与非 式： 〔4〕画出逻辑电路图：4.6 某设备由开关A 、B 、C 控制,要求：只有开关A 接通的条件下,开关B 才能接通；开关C 只有在开关B 接通的条件下才能接通.违反这一规程,则发出报警信号.设计一个用与非门组成的能实现这一功能的报警控制电路.解：设开关,,A B C 表示三个逻辑变量,开关闭合为1,开关断开为0；用变量Y 表示报警信号,当报警时Y 为1,否则为0. （1） 列真值表：由电路的功能得真值表：,得最简与或式：逻辑函数变换： 按题意采用与非门,逻辑函数变换为与非与非式： 〔4〕画出逻辑电路图：4.7设计一个路灯控制电路,要求在4个不同的地方都能独立控制路灯的亮和灭.当一个开关动作后灯亮,另一个开关动作后灯灭.设计一个能实现此要求的逻辑电路.解：设四个开关分别用,,,A B C D 四个变量表示,开关动闭合1,断开为0.用变量Y 表示灯泡的亮灭,灯亮时Y 为1,否则为0.〔1〕列真值表：由电路的功能得真值表（3） 化简逻辑函数：由真值表画出卡诺图,得最简与或式：CD图P4.8AB 0001 1110<3〕逻辑函数变换：采用与非门,逻辑函数变换为与非与 非式： 〔4〕画出逻辑电路图：4.8 有一水箱由大小两台水泵M L 和M S 供水,水箱中设置了3个水位检测元件A 、B 、C,如图P4.8所示.水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平.现要求当水位高于C 点时水泵停止工作；水位高于B 点而低于C 点时M S 单独工作；水位低于B 点而高于A 点M L 单独工作；水位低于A 点时M L 和M S 同时工作.试用门电路设计一个控制两台水泵的逻辑电路.解：〔1〕根据逻辑功能要求确定输入,输出变量并进行状态赋值：设输入变量为A 、B 、C,采用正逻辑,低电平=0,高电平=1.输出变量为M S 、M L ,水泵M S 、M L 不工作时为0,工作时为1. 〔2〕由题目要求知,ABC 组合只有4种情况：000〔水面高于C 〕,001〔水面高于B 〕,011〔水面高于A 〕,111Ａ Ｂ Ｃ M S M L ０ ０ ０ ０ ０ １ ０ １ ０ ０ １ １ １ ０ ０ １ ０ １ １ １ ０ １１１０ ０ １ ０ ×× ０ １×× ×× ×× １１〔3〕根据真值表写出输出M S 、M L 的逻辑表达式并利用卡诺图化为最简表达式,卡诺图如下图所示： BCA 00 01 11 100 1 0 1 0 11 0 1 0 0 1 0 1 1 0 1 00 1 0 × × × 1 ×红灯A 黄灯B 绿灯C通行 注意停车灯灭—0灯亮—1图P4.9后所得到的M S 、M L 输出函数最简表达式为<4>根据化简后所得到的M S 、M L 输出函数最简表达式画出逻辑电路图即为所求,如下所示：4.9 交通灯的亮与灭的有效组合如图P4.9所示,如果交通灯的控制电路失灵,就可能出现信号灯的亮与灭的无效组合,试设计一个交通控制灯失灵检测电路,检测电路要能检测出任何无效组合.要求用最少与非门实现.〔1〕交通灯由红灯A 、黄灯B 、绿灯Ｃ组成,任意时刻只能有一盏灯亮,其他情况为故障状态.若设灯亮为逻辑状态１,灯灭为０；电路输出为Ｙ,故障Ｙ＝１非故障为Ｙ＝０. 〔2〕根据以上分析可得真值表： <3>由以上真值表利用卡诺图化简可得 <4>其逻辑电路图如下图所示4.10 设计一个小汽车尾灯控制电路,小汽车左右两侧各有三个尾灯,要求：〔1〕左转弯时,在左转弯开关控制下,左侧3个灯按图P 4.10所示周期性地亮与灭； 〔2〕右转弯时,在右转弯开关控制下,右侧3个灯按图P 4.10所示周期性地亮与灭； 〔3〕在左、右两个转弯开关控制下,两侧的灯做同样周期性地亮与灭动作；〔4〕在制动开关〔制动器〕作用下,6个尾灯同时亮.若转弯情况下制动,则3个转向尾灯正常动作〔按转弯时的情况周期地亮与灭〕,另一侧的3个尾灯均亮.解:<1>小汽车尾灯控制电路有三个开关控制量：左转弯控制开关、右转弯控制开关、 刹车控制开关,分别用逻辑变量A 、B 、C 表示；输出可有四个变量即：左灯周期 性的亮灭控制开关、右灯周期性的亮灭控制开关、左灯全亮控制开关、右灯全亮 控制开关,分别用逻辑变量Ｘ、Ｙ、M 、N 表示. A B C 亮 灭 灭 图P4.10<3>由真值表可知：X=A Y=B C A M =C B N =<4>其逻辑电路图如下图所示4.11 人类有四种基本血型:A 、B 、AB 、O 型.输血者与受血者的血型必须符合下述原则：O 型血可以输给任意血型的人,但O 型血只能接受O 型血；AB 型血只能输给AB 型,但AB 型能接受所有血型；A 型血能输给A 型和AB 型,但只能接受A 型或O 型血；B 型血能输给B 型和AB 型,但只能接受B 型或O 型血.试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路.如果输血者与受血者的血型符合规定,电路输出"1〞〔提示：电路只需要四个输入端.它们组成一组二进制代码,每组代码代表一对输血—受血的血型对〕.解:〔1〕根据逻辑功能要求确定输入,输出变量并进行状态赋值：设输入变量为M 、N 、P 、Q, M 、N 的四种取值组合代表"输血者〞的四种血型 P 、Q 的四种取值组合代表"受血者〞的四种类型.输出变量为Y,判断输血者与受血者是否符合规定.若符合规定,则Y=1,不 符合规定Y=0.根据题意输血者与受血者关系图如下图表示 MN PQ<4>由逻辑表达式可得逻辑电路图,如下图所示4.12 试用代数法判断由下列逻辑函数构成的逻辑电路是否有冒险？ <1>B A B A Y +=<2>)(B A A Y +=解:〔1〕当A= 1、B=1时,Y=1； 当A=1、B=0时,Y=0； 当A=0、B=1时,Y=0； 当A=0,B=0时,Y=1；所以该电路不存在竞争—冒险现象.〔2〕 当B=1时,A Y =此时该电路不存在竞争—冒险显现；当B=0时,A A Y =所以此时由A 单独一个改变状态存在竞争—冒险现象.4.13 试分析图P4.13电路中当A 、B 、C 、D 单独改变状态时是否存在竞争冒险现象.如果存在竞争冒险现象,那么都发生在其他变量为何种取值的情况下？解：根据逻辑表达式判断法：写出组合逻辑电路输出逻辑表达式,只要该输出逻辑表达式在一定的条件下能化简为1021=+===A A Y A A Y 或,则该电路必然存在竞争—冒险现象.由逻辑电路图P3.29写出输出Y 的逻辑表达式 由输出Y 的逻辑表达式可知：（1） 当B=0,C=D=1时,输出Y 的逻辑表达式简化为 A A Y += 所以当A 单独一个改变状态时存在竞争—冒险现象；（2） 当A=1,C=0,D=1时,输出Y 的逻辑表达式简化为B B Y += 所以当B 单独一个状态改变时存在竞争—冒险现象；（3） 当A=0,B=D=1时,输出Y 的逻辑表达式简化为C C Y += 所以当C 单独一个改变状态时存在竞争—冒险现象；（4） 当A=1,B=0,C=1时,输出Ｙ的逻辑表达式简化为D D Y += 所以当D 单独一个改变状态时存在竞争—冒险现象.YB C 图P4.13。
第四章习题答案
教材习题答案分析图电路的逻辑功能解：（1）推导输出表达式Y2=X2；Y1=X 1X2；Y0=(MY1+X 1M)X0X2X1X0Y2Y1Y00000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111000 001 011 010 110 111 101 100 000 001 011 010 111 110 100 101（3）逻辑功能：当M=0时，实现3位自然二进制码转换成3位循环码。
当M=1时，实现3位循环码转换成3位自然二进制码。
分析图电路的逻辑功能。
图解：(1)从输入端开始，逐级推导出函数表达式。
F1 = A⊕B⊕CF2 = A(B⊕C) + BC= A BC + AB C +ABC + ABC(2)列真值表表4.3.2A B C F1F2000 001 010 011 100 101 110 11100 11 11 01 10 00 00 11(3)确定逻辑功能。
由真值表可知，该电路实现了一位全减器的功能。
A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
分析图电路的逻辑功能解：（1）F1=A B C；F2=(A B)C+AB(2)真值表：A B C F2F1000 001 010 011 100 101 110 11100 01 01 10 01 10 10 11(3)逻辑功能：实现1位全加器。
设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
解：(1)列真值表表4.3.4(2)写最简表达式01111111011图4.3.1F = A + BD + BC= A · BD · BC(3)画逻辑电路，如下图所示：图4.3.2试设计一个2位二进制数乘法器电路。
数电习题解答_杨志忠_第四章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第四章 组合逻辑电路(部分练习题答案)练习题P172【4.1】、试分析图P4.1所示电路的逻辑功能。
解题思路：根据逻辑图依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（b ）、Y AB AB A B =+=:；（同或功能） 真值表略； 【4.2】、试分析图P4.2所示电路的逻辑功能。
解题思路：根据逻辑图依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（a ）、Y AB AB AB AB A B =⋅=+=⊕；（异或功能） 真值表略； 【4.3】、试分析图P4.3所示电路的逻辑功能。
解题思路：根据逻辑图从输入到输出逐级依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（a ）、()Y ABC A ABC B ABC C ABC A B C ABC ABC =⋅+⋅+⋅=⋅++=+； 真值表略； 【4.4】、试分析图P4.4所示电路的逻辑功能。
解题思路：根据逻辑图从输入到输出逐级依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
解：12 Y A B C Y AB A B C AB A B C =⊕⊕=⋅⊕⋅=+⊕⋅；该逻辑电路实现一位全加运算。
Y1表示本位和数，Y2是进位输出。
mi A B C Y1 Y2 0 0 0 0 0 0 1 0 0 1 1 02 0 1 0 1 03 0 1 1 0 14 1 0 0 1 05 1 0 1 0 16 1 1 0 0 17 1 1 1 1 1【4.6】、写出图P4.6所示电路的逻辑函数表达式，并且把它化成最简与或表达式。
解题思路：变量译码器实现逻辑函数是把逻辑变量输入译码器地址码，译码器输出i i m Y =，再用与非门（输出低电平有效）变换就可以得到所需的逻辑函数，输出函数具有下列的表达形式：(,,)0356m(0,3,5,6)A B C F Y Y Y Y ==∑。
第四章 门电路典型例题分析
第四章 门电路典型例题分析第一部分：例题剖析例1：TTL 门电路如图，说明各电路的输出状态。
例2．例3．TTL 三态门电路及符号如图,当输入变量A 、B 及E 的状态为已知时，说明输出Y 的状态。
1Vcc V IHY1=Y2=V IH10Y3=V IL10KY4=1Vcc V IH V ILVccY2=V IHV IH10KY1=1V IL Y4=Y3=V IH10K1A BEYE12：A=1、B=1时，Y= 高阻态第二部分：即学即练第四章门电路自测练习1．根据教材表4.4.1的数据，求一个低功耗TTL门最多能带几个低功耗TTL门。
2．请写出图P4.2 F1、F2和F3的逻辑表达式。
3．请画出实现如下函数的逻辑图。
假设输入变量的原码和反码均可得到。
并注意利用每个函数F的随意条件。
（a）用两个或非门实现：F1=⎺A⎺B⎺C+A⎺BD+⎺A⎺BC⎺D（∑d=ABC+A⎺B⎺D）（b）用三个与非门实现：F2=（A+D）（⎺A+B）（⎺A+⎺C）（c）用四个与非门实现：F3=⎺BD+⎺BC+ABCD（∑d=⎺ABD+A⎺B⎺C⎺D）4．写出图P4.4各电路输出F的逻辑表达式。
5．分别写出图P4.5所示电路当X=0和X=1时输出F1和F2的表达式。
（a）（b）P4.56．分别写出图P4.6 各电路输出F1—F4的表达式，说明功能。
7．若已知上面题5各电路输入波形如图P4.7所示，试对应画出输出F1、F2的波形。
8．TTL反相器噪声容限示意图见图P4．8所示。
请估算出输入分别为高电位和低电位时的噪声容限U NH和U NL的值。
参考答案：1、解：注意教材表4.4.1各种类型集成逻辑门的典型参数表中，第一行是基本TTL门的典型参数，属于74系列，我们将在第五、六章经常遇到型号为74系列的中规模集成电路。
第二行是我们在此题计算中需要用到的低功耗TTL门的典型参数，属于74LS系列，我们也将在第五、六章经常遇到型号为74LS系列的中、小规模集成电路。
第四章习题及解答
第四章习题及解答4.1 数字电路设计的基本步骤有哪些？每一步完成的目标任务是什么？见书P48。
4.2 组合逻辑电路的设计为什么可以从卡诺图直接进入？因为逻辑函数可以有多种有表达形式，卡诺图就是其中的一种，因此，直接从卡诺图直接进入设计就是最直接、最有效的一种方式，它简化了设计，更便于化简。
4.3 某车间有A 、B 、C 、D 四台电动机，今要求：（1）A 必须开机；（2）其他三台电动机中至少有两台开机，如不满足上述要求，则指示灯熄灭。
设指示灯亮为“1”，熄灭为“0”，电机开机为“1”，停机为“0”，试用与非门组成指示灯控制电路。
根据题意，用卡诺图表示电机运行的状态，求出输出表达式：F= ABC+ABD+ACD用与非门实现逻辑:4.4 试设计一个供4组使用的智力抢答器电路。
设4组变量分别为：A 、B 、C 、D 。
输出用4个发光二极管，表示抢答结果，灯亮答表达式： F ABCD ABCD ABCD =+++4.5 电话室需对4种电话编码控制，按紧急次序排列优先权由高到底依次为火警电话、急救电话、工作电话、生活电话，其编码为11，10，01，00，试设计该编码电路。
设火警电话、急救电话、工作电话、生活电话为变量A 、B 、C 、D ，编码输出量为X 、Y 。
AB CD01001110000000000001111000 01 11 10 F ABC ABD ACDABC ABD ACD =++=AB C D题4.3图列出编码真值表：4.6 试用3线-8线译码器和门电路实现以下函数：4.7 试用四选一多路选择器实现函数Y ABC AC BC =++。
1. 求出最小项、及最小项反函数非表达式：2. 对比四选一多路选择器表达式：0123Y ABD ABD ABD ABD =+++我们发现用原函数无法用一个四选一选择器实现，但反函数只有三个最小项，因为实际的数据选择器，它们都有两个互补的变量输出，因此从反变量输出端(~W)就可以达到要求了。
第四章 《数字逻辑》(第二版)习题答案
第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。
图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CABCBABCAABCF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。
故该电路为“一致性电路”。
○4实现该电路功能的简化电路如图2所示。
图22． 分析图3所示的逻辑电路，要求：(1) 指出在哪些输入取值下，输出F 的值为1。
(2) 改用异或门实现该电路的逻辑功能。
图3 组合逻辑电路解答分析给定逻辑电路，可求出输出函数最简表达式为 C B A C B A F ⊕⊕=⊕⊕=○1 当ABC 取值000、011、101、110时，输出函数F 的值为1； ○2 用异或门实现该电路功能的逻辑电路图如图4所示。
图43．析图5所示组合逻辑电路，列出真值表，并说明该电路的逻辑功能。
图5 组合逻辑电路= 1 = 1 = 1 A W B C D X Y Z . . .解答○1 写出电路输出函数表达式如下： D C Z C,B Y B,A X A,W ⊕=⊕=⊕==○2 列出真值表如表1所示。
表1ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 0000 0001 0011 0010 0110 0111 0101 0100 1000 1001 1010 1011 1100 1101 1110 1111 1100 1101 1111 1110 1010 1011 1001 1000○3 由真值表可知，该电路的功能是将四位二进制码转换成Gray 码。
4．设计一个组合电路，该电路输入端接收两个2位二进制数A=A 2A 1,B=B 2B 1。
第4章组合逻辑电路习题答案
Z
& & & & &
ab cd
00 00 00 01 00 10 00 11 01 00 01 01 01 10 01 11 10 00 10 01 10 10 10 11 11 00 11 01 11 10 11 11
Z
1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1
1
a
1
b
1
c
1
4.2 图P4.2是一个多功能逻辑函数发生 器电路。试写出当S0、S1、S2、S3 为0000～1111共16种不同状态时输出 Y的逻辑函数式
A
B
A B
解： Y S AB S AB S AB S AB 0 1 2 3
S0 S1 S2 S3
0000 0001 0010 0011 0100 0 10 1 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
0 0
1 0 1 0 0 1
功能：一位二进制加法器
4.8 有一水箱由大小两台水泵ML和MS供水，水箱中设置了3个水位 检测元件A、B、C。水面低于检测元件时，检测元件给出高电平； 水面高于检测元件时，检测元件给出低电平。现要求当水位高于C 点时水泵停止工作；水位高于B点而低于C点时MS单独工作；水位 低于B点而高于A点ML单独工作；水位低于A点时ML和MS同时工作 。试用门电路设计一个控制两台水泵的逻辑电路。 解: ①分析题意,写出真值表 停止 C MS B ML A ML 和 M S
S0 S1 S2 S3
& & & & ≥1
Y
1
A B A B A A B B AB AB AB A B AB AB B AB A AB AB
数字电路逻辑设计 第4章 组合逻辑电路练习
5、设一个十进制数X，要求实现如下判别电路，当 1）3< X ≤ 5 时, 输出函数Y1为1; 2） X ≥ 6 时, 输出函数Y2为1; 要求输出函数Y1用与非门实现，且电路最简； 要求输出函数Y2用 一片八选一数据选择器实现，且 电路最简；
6、已知一个组合逻辑电路的输入A、B、C和输出Z 的波形如下图所示。要求： (1)写出输出函数Z的最简与或表达式，并用与非门实 现该电路，画出最简逻辑图。 (2)用一片四选一数据选择器设计完成此逻辑功能的电 路。四选一数据选择器逻辑符号如下图所示。
2、试写出图示电路的表达式，并画出相应的输出波 形。
3、试用两片3线—8线译码器CT74LS138集成电路扩 展成4线—16线译码器，并加入必要的门电路实现一个 判别电路，输入为4位二进制代码，当输入代码能被5整 除时电路输出为1，否则为0。
4、用一片8选1数据选择器实现函数 F（a,b,c,d）= m(1,2,3,5,6,8,9,12) 写出设计过程，画出原理图。（下图为8选1数据选择 器，A、B、C中C为地址输入的最高位，A为最低位）
D0D1D2D3D4D5D6D7
12、用74LS138及与非门实现下列多输出函数: F=∑m3(2,4,7LS138 Y0 G1 G2A Y1 G2B Y2 Y3 Y4 A Y5 B Y6 C Y7
3试用两片3线8线译码器ct74ls138集成电路扩展成4线16线译码器并加入必要的门电路实现一个判别电路输入为4位二进制代码当输入代码能被5整除时电路输出为1否则为0
1.以下错误的是（ ） a．数字比较器可以比较数字大小 b． 半加器可实现两个一位二进制数相加 c．编码器可分为普通全加器和优先编码器 d．上面描述至少有一个不正确 2.一个8选一数据选择器的数据输入端有 A.1 B.2 C.3 D.4 E.8 个。