简易三路抢答器__课程设计

郑州轻工业学院

本科课程设计（论文）

题目简易三路抢答器

学生姓名xxx xx

专业班级自动化 02 班

学号xx xxx xxx xx

院（系）电气信息工程学院

指导教师(职称) 方洁

完成时间 2014年05月26日

郑州轻工业学院

课程设计任务书

题目简易三路抢答器

专业自动化12级学号姓名

主要内容、基本要求、主要参考资料等：

主要内容

1．阅读相关科技文献。

2．学习protel软件的使用。

3．学会整理和总结设计文档报告。

4．学习如何查找器件手册及相关参数。

技术要求

1.要求电路实现抢答原理，即如果有一人比其余两人先按键，则此人获

得回答权。要求说明抢答器的最小反应时间。

2.要求电路设置一个按键，此按键能够起到复位的作用。

3.要求电路能够通过声光的形式表明由谁获得回答权。

主要参考资料

1．何小艇，电子系统设计，浙江大学出版社，2001年6月

2．姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月3．王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月4．李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月

5．康华光，电子技术基础，高教出版社，2003

完成期限： 2014年月日

指导教师签章：

专业负责人签章：

2014 年月日

摘要 (2)

1绪论 (3)

2总体方案设计 (4)

3电路图 (5)

3.1四D触发器74LS175 (6)

3.2与非门74LS20(逻辑器件) (6)

3.3与非门74LS00(集成PLC) (7)

3.4或非门74LS54(逻辑器件) (7)

3.5双上升沿D触发器74LS74 (8)

3.6多谐振荡器 (10)

3.7由74LS74构成的四分频电路 (10)

4主要器件及重要元件的功能介绍 (11)

5 其它元器件介绍 (12)

6 参考资料 (13)

7 附录 (14)

8 致谢 (15)

简易三路抢答器

摘要

本课程设计论文详细的讲述了我本次课程设计的全过程和收获。

本文讲述的三路抢答器主要是由:两个D触发器74LS175、以及一个四输入与非门,四个双输入与非门和一个或非门构成，共分为锁存器、脉冲信号发生器、分频电路三部分，其中74LS175上的清零端由主持人控制，用来控制是否开始抢答，抢答开始时，由主持人按下复位开关S清除信号，当主持人宣布“抢答开始”后，先做出判断的选手立即按下开关，通过与非门送出信号并将其他选手锁存，同时将信号送给发光二极管与喇叭，直到主持人再次清除信号为止。

本文还记述了我在整个设计过程中的设计思路和每一步设计步骤，通过每一步的认真的设计，最终顺利完成整个电路的设计。

关键词：三路抢答器，触发器，脉冲发生器，74系列芯片

绪论

关于这次设计的用于三人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非常广泛。

在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。为了使比赛更加公平、公正。这次设计就是用几个触发器以及与非门巧妙的组合设计的抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。另补充知识设置30秒无人作答，自动锁存，原理见附页。下面是我的整体设计方案。

2 总体方案设计

以下是三路抢答器方案流程图：

图2

由上图可以看到这个方案非常的简洁，下面我将结合具体元件给出此方案的详细介绍：

其中F1是4D 触发器74LS175，它具有公共置零端和公共CP 端，F2是由发光二极管和蜂鸣器组成的声光提示电路，F3是由四2输入与非门74LS00以及电容、电阻组成的多谐振荡器，F4是由双D 触发器74LS74组成的4分频电路，F3、F4组成抢答器中的CP 时钟脉冲源。抢答开始时，由主持人清除信号，按下控制开关，将开关置于“清零”位置。74LS175的输出Q1~Q4全为0，所有发光二极管LED 均熄灭，蜂鸣器不发声，抢答器处于禁止工作状态。当主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，首先作出判断的参赛者立即按下开关，对应的声光提示电路作出反应。同时，通过与非门送出信号锁住其余3个抢答者的电路，不再接受其他信号，直到主持人再次清除信号为止。

3单元电路图

3.1 四D触发器74LS175

3.1.1 四D触发器74LS175的引脚图如图3.1.1所示

图3.1.1

74LS175为4D触发器，1引脚为0时所有Q输出为0，Q非输出为1,9引脚为时钟输入端，9引脚上升沿将相应的触发器D的电平，锁存入触发器。

四D触发器74LS175的逻辑图如图3.1.2所示

图3.1.2

图3.1.3是74LS175的功能表

图

０

１

．3.2 与非门74LS20（逻辑器件）

图3.2.1 与非门74LS20的引脚图和功能表

图3.2.2 是三输入3与非门74LS10的逻辑图

3.3 二输入端4输入与非门74LS00（PLC 器件）

3.3.1 二输入端4输入与非门74LS00逻辑图