四路抢答器实验设计
四路抢答器-数电设计性实验报告
课程设计说明书课程名称：数字电子技术课程设计题目：四路智能抢答器学生姓名：专业：电子信息科学与技术班级：电子11-2学号：34指导教师：日期： 2013 年 3 月 29日四路智能抢答器一、设计任务与要求1．当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
同时，其他参赛者不能再抢答，主持人也不能接收其他输入信号。
2．电路具有定时功能。
要求回答问题的时间≤30秒（显示为29~00），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示。
3．具有计分功能。
每组参赛者起始分为100分，抢答后由主持人计分，答对1次加10分，否则减去10分4．在复位状态下台号数码管不作任何显示（灭灯）。
5．答题时间还剩5s时，每秒发出提示声音。
；二、方案设计与论证对所给出的要求作出以下分析1.主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。
2.避免抢答犯规，每个台都装有报警器，在主持人没有开始之前如果发出响声则犯规。
正常抢答，抢答时会显示抢答成功的台号（台号分别为1，2，3，4）。
3.参赛者抢答成功后，答题在30秒之内完成。
有数码管显示时间，和提醒参赛者尽快答题。
4.完成一轮答题之后有主持人给答题者计分，每人刚开始为100分，答对加10分，答错扣10分。
主持人需要一个计分板。
对要求分析，可得到简单的思路：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，主持人将开关置;开始"状态，宣布"开始"抢答器工作。
选手在定时时间内抢答时，抢答器完成，抢答后显示台号，答题定时器显示设定时间；定时器倒计时。
优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
三、单元电路设计与参数计算四路抢答器主要分三个电路：抢答电路，计时电路，计分电路。
四路抢答器实验报告总结精简版
四路抢答器实验报告总结(精简版)一、实验目标本实验旨在通过电路设计及实践，掌握抢答器的工作原理及电路实现，理解并掌握基本的时间竞争和优先级判决原理。
二、实验原理抢答器是一种具有时间竞争特性的电路，其核心原理是优先级判决。
在抢答器中，每个参赛者都有一个独立的按钮和一个LED灯，当其中任意一个按钮被按下时，相应的LED灯会亮起，同时其他按钮即使被按下也不会有反应，直到下一次按下按钮为止。
三、实验步骤与问题解决1.电路设计：首先，我们根据抢答器的功能需求设计了电路图。
在设计中，我们采用了四个独立按键和四个LED灯，以及一个四输入的与非门。
与非门的作用是当任意一个输入为低电平时，输出为高电平。
2.电路搭建：按照设计的电路图，我们使用电子元器件在实验板上进行了搭建。
在搭建过程中，我们确保每个部件的连接都正确无误。
3.编程实现：我们使用微处理器对电路进行控制。
当按键被按下时，微处理器通过读取输入状态，控制与非门和LED灯的工作状态。
4.调试与测试：在完成电路搭建和编程后，我们对电路进行了调试和测试。
我们发现，当多个按钮同时被按下时，可能会出现LED灯闪烁或部分不亮的情况。
经过分析，我们发现这是由于微处理器的处理速度限制，无法同时处理所有按键的信号。
为了解决这个问题，我们优化了编程代码，采用轮询方式逐个处理按键信号，从而解决了同时按下多个按钮可能引起的闪烁和不亮问题。
四、实验结果与分析经过实验验证，我们的四路抢答器能够实现预期的功能。
在实验过程中，我们通过不断调整和优化电路设计和编程代码，解决了多个按键同时按下可能引起的闪烁和不亮问题。
这表明我们的抢答器在实现时间竞争和优先级判决方面具有较高的可靠性。
五、实验总结与展望通过本次实验，我们深入了解了抢答器的工作原理及电路实现方法，掌握了基本的时间竞争和优先级判决原理。
同时，我们也发现了一些可以进一步改进的地方。
例如，我们可以考虑采用更先进的微处理器或优化现有的编程算法，以提高抢答器的响应速度和处理能力。
四路竞赛抢答器的设计
数字电子技术综合实验——四路竞赛抢答器的设计1 设计要求与方案论证1.1设计要求利用基本逻辑门电路、组合逻辑电路和触发器，设计一个四人抢答器，要求：①每个参加者控制一个按键，用其发出抢答信号。
②主持人有一个控制按键，用于将电路复位。
③开始后，先按动按钮者将其对应的发光二极管点亮，其他3人对该电路不起作用。
1.2 设计方案论证①方案一：用一片四D触发器74LS175和四输入2或非门CD4002实现。
四D触发器输出经四输入或非门到四路抢答按键开关，加到触发器的四个输入端，同时经四输入或非门和反相器作为四D触发器的时钟信号，四D触发器清零端经上拉电阻接电源，同时经过清零控制开关到地。
电路简单成本低，稍加扩展就能达到实用化。
②方案二：用一片八线－三线优先编码器74LS148、四RS触发器74LS279和七段译码器74LS48实现数显四路（八路）抢答器，电路稍显复杂，但功能较完善。
方案二电路比较完善，但成本较高，而本课题要求四路抢答，方案一电路简单成本低，性价比高，能够满足课题要求，故采用方案一设计。
2 抢答电路原理2.1 抢答电路框图控制电路由D触发器构成，完成基本的抢答功能。
主持人控制清零复位按钮，当有选手按动抢答键，对应的指示灯点亮，指示对应选手的编号，同时逻辑电路封锁其他按键抢答输入电路，禁止其他选手抢答。
2.2 四路抢答器电路设计四路抢答器在Multisim9.0环境下设计并仿真，设计电路如图1所示。
电路由4D触发器74LS175、4输入或非门CD4002、6反相器74LS04、4个抢答按键、1个清零复位按键和4个发光二极管组成。
抢答开始前，主持人按动“E”键清零复位，作好抢答准备，抢答队员开始抢答。
若“A”键按下，对应的指示灯LED1点亮，此时，若“B”键或“C”键或“D”键按下，均不改变显示状态，维持LED1灯亮，A队回答完问题后，开始下一题抢答前，主持人必须按动“E”键清零。
图1 四路抢答器电路图3 单元电路设计及元器件选择3.1 单元电路设计（1）控制单元控制单元由D触发器构成，接通电源时，输入状态为零，无输出指示，但由于触发器在电源接通瞬间，输出状态有不确定因素（由于本设计无开机复位电路），所以，在抢答前，主持人必须按一下“E”键清零，作好抢答前的准备。
四路抢答器设计 数电实验
设计性实验报告实验名称：四路抢答器的设计姓名：黄忠良辽宁科技大学班级：电子08.1学号：120083102071同组者姓名： XXX XXX实验目的：1.熟悉组合逻辑电路的设计2.掌握数字电子电路的设计、调研方法设计要求：设计一个4人抢答逻辑电路。
具体要求如下：（1）、每个参赛者控制一个按钮，用按动按钮发出抢答信号。
（2）、竞赛主持人另有一个按钮，用于将电路复位。
（3）、竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他3 人再按动按钮对电路不起作用。
设计方案： （满足设计要求的思路或框图）构思抢答器需要达到的功能并结合自身的能力，列出了如图1所示的总体框架图。
图1 总体框架设计电路：（根据设计方案完成的具体电路）抢答 按钮 JK 触发器 LED 显示结果主持人控制开关 综合处理 控制 电路设计原理：（讲解设计电路原理）按照实验要求，抢答器电路需要满足完两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时LED显示编号；二是禁止其他选手按键操作无效。
具体的电路组成如上图所示。
具体工作过程如下：开关S置于“清除”端（置0）时，JK触发器的R端均为0，4个触发器输出置0，使四个选手LED灯都不亮。
开关S置于“开始”端（置1）时，抢答器处于等待工作状态。
如图，J1=J2=J3=J4=1处于高电平；K1=K2=K3=K4=0处于低电平。
在没有脉冲来时，Q1=Q2=Q3=Q4=0, Q1反=Q2反=Q3反=Q4反=1，因此经过一个4输入与门后，应该为高电平。
这样，当有选手将键按下时（如按下S1），则S1为高电平，与4输入与非门的结果相与非的结果是0，结果输入到第1个JK触发器作为脉冲（下降沿触发），则第1个JK触发器输出Q=1，LED灯1亮，表示1选手抢答有效。
同时，Q1反=0，这样4输入与门的输出应为0，即低电平，当选手1以外的其他选手抢答的时候（比如S2抢答），S1=1与0与非的结果是1，即高电平，不能触发第2个触发器，故同理，其他触发器也都处于禁止状态，即封锁了其他按键的输入，不会出其他人二次按键时输入信号，保证了抢答者的优先性。
4路抢答器课程设计报告
4路抢答器课程设计报告课程设计报告：4路抢答器一、设计背景和目标抢答器是一种常见的教学装置，用于增强学生参与课堂互动和竞争的积极性。
为了提高现有抢答器的性能和功能，本次设计决定设计一款4路抢答器，以满足现代教育教学的需求。
本设计旨在通过增加抢答器的路数，提高课堂互动和竞争的效果，促进学生参与讨论和思考，培养学生的团队合作和竞争精神。
二、需求分析1.提高路数：既有的抢答器系统只能支持单一路数，不利于多个学生同时参与抢答活动，因此设计4路抢答器，以支持更多学生参与抢答。
2.精准识别：抢答器需要准确识别学生按下按钮的时间顺序，并显示该学生抢答的排名，以减少争议和纠纷。
3.考虑后续扩展：设计的抢答器具备一定的可扩展性，以满足未来可能增加的路数需求。
4.易于使用：抢答器的使用应简单方便，对教师和学生来说操作简单、直观。
三、系统设计1.硬件部分：抢答器由中控主机和多个答题器组成。
中控主机负责控制答题器的启动、暂停和排名显示，答题器则用于学生参与抢答。
中控主机需要具备多路输入和输出接口，以支持多个答题器的同时工作。
2.软件部分：中控主机需要具备按键扫描、计时、显示学生抢答排名等功能。
答题器则需要具备按键输入和与中控主机的通信功能。
四、应用场景本款4路抢答器适用于中小学课堂教学。
教师可以通过抢答器让学生在课堂上积极回答问题，增强学生对知识点的理解和记忆。
在团队竞赛中，抢答器也可以作为评分工具，用于记录团队的答题水平。
五、教学效果和可操作性评价1.教学效果：抢答器可以增强学生的参与度和互动性，培养学生的团队合作和竞争精神，促进学生思考和讨论，提高教学效果。
2.可操作性评价：抢答器的设计考虑到了简单方便的操作，教师和学生只需按下按钮即可完成相应操作，无需复杂的设置和操作过程，易于上手和使用。
六、结论本次设计的4路抢答器满足了现代教育教学的需求，提高了学生参与度和互动性。
通过抢答竞赛，可以培养学生的竞争意识和思考能力。
四路抢答器设计
一.四路抢答器设计1.1计任务和要求1.设计4路抢答器控制系统。
4路抢答时，抢答按钮依次为SB1、SB2、SB3、SB4，控制要求：任何一人按下对应的抢答按钮，其所对应的输出指示灯亮，且其余3路抢答按钮均失效；答题完毕后，主持人按复位按钮SB5，控制系统回到初始状态。
1.11方案选择.1.抢答器的组成框其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时显示器显示设定时间；主持人将开关置“开始”状态，宣布"开始"，抢答器处于工作状态，定时器倒计时，扬声器给出声响提示。
当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。
当选手在定时时间内抢答时，抢答器完成要完成以下四项工作：1）优先编码电路立即分辨出抢答者的编号，并由所存器进行所存，然后由译码显示电路显示编号；2）扬声器发出短暂声响，提醒节目主持人注意；3）控制电路要对输入编码电路进行封锁，避免其它选手再次进行抢答；4）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。
当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
1.2元件选择及明细表1 73LS373 八D锁存器2 74LS148 优先编码器3 74LS48 七段译码显示器34 / 共阴极七段数码显示管5 74LS192 十进制可逆计数器6 NE555 555计时器7 74LS121 非重复触发单稳态触发器8 74LS04 非门9 74LS86 二输入异或门10 74LS11 三输入与门11 9013 三极管12 R1 510Ω13 R2 1KΩ与发光二极管相连14 R4 15KΩ 2 连接NE555的7脚与8脚15 R5 64KΩ 2 连接NE555的6脚与7脚16 R6 68KΩ 1 连接74LS121的11脚与VCC 17 C1 0.01uF 3 连接NE555的5脚与地18 C2 10uF 2 接NE555的6脚与地19 C3 100uF 1 用于扬声器电路20 D1 发光二极管 1 提示秒脉冲21 S0～S7 弹片开关 4 供选手抢答22 S8 单刀双掷开关/ 蜂鸣器三.主电路设计二控制电路2.1工作原理:首先是各个选手分别对应的按钮编号是S0、S1、S2、S3、S4、S5、S6、S7，抢答后显示器上显示的分别是0、1、2、3、4、5、6、7。
四路数字竞赛抢答器的设计实验报告
防灾科技学院防灾仪器系综合性、设计性实验报告专业：电气工程及其自动化班级：1350313姓名：李圣午学号：135031304实验项目名称：四路数字竞赛抢答器的设计实验项目类型：综合性□设计性□实验课程名称：数字电子技术课程代码：2008589实验室名称：北校实验楼406指导教师：施艳实验完成时间： 2015 年 5月 23 日/2014～2015学年二学期实验成绩给定说明1.综合性实验：实验成绩总分以100分计，其中实验准备占10％，实验操作占40％，实验结论（数据或图表、程序等）占30%，实验报告占10%、考勤及其它占10％。
2.设计性实验：实验成绩总分以100分计，其中实验设计（方案制订）占20%，实验准备占10％，实验操作占20%，实验结论（数据或图表、程序等）占30%，实验报告占10%、考勤及其它占10％。
3．实验报告评分参考标准：1）实验准备充分（10分，设计性无此项）2）实验操作（或过程）完整，对步骤及实验中间产生的实验现象有详细描述（20分，综合性实验此项40分）。
3）实验结论有原始数据或图表、程序等，且结论准确（30分）4）实验设计方案或流程等合理，方案制订详细清晰（20分，综合性无此项）5）实验报告内容完整，无空白，能独立完成报告、书写工整、认真（10分）。
6）考勤及其它（10分）一、实验内容（简述）：该电路的根本任务时准确的判断出第一抢答者的信号并将其锁存。
实现这一功能可用触发器和锁存器等。
在得到第一信号后应立即将电路的输入封锁，即使其他组再次发出抢答信号也无效。
同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。
当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二级管直接指示出组别。
1)抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0~S3表示。
2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
经典四路抢答器课程设计
四路抢答器课程设计设计参考一、数码抢答器1.设计要求（1）8个参赛选手，用0~7号表示，抢答赛中，锁定并显示最先抢答选手号。
（2）报警提醒主持人等功能。
（3）主持人控制电路。
2．课题涵盖的知识点编码器、锁存器、脉冲发生器、译码器、三极管的开关特性应用等知识。
3．设计课题中部分单元电路的原理说明（1图1.1 数码抢答器的整机工作原理构图数码抢答器的整机工作原理构图如图1.1所示。
图1.2 数码抢答器实验板。
图1.3提供了一种供参考用的整机电路图。
电路组成如下：U1组成8线3线编码器，U3、U7A形成锁存脉冲，其中C1有延时作用，74LS175锁存编码信号，S9为主持人复位开关，U6、SMG1组成译码显示电路，U5、U7B组成报警电路。
图1.2 数码抢答器实验板（2）编码器按照预先的约定用文字、数码、图形等字符或图片表示特定对象的过程统称为编码，如学生的学号、考号、邮编等都属于编码，但在数字、微机、单片机等系统中，多利用多位的二进制数码0和1按照某种预先约定的规律排列，组成不同的数码，表示某一具体特定事物或含义，之所以编为二进制码是因为二进制数便于进行存储、运算等各种数字信号处理，而且电路实现简单。
在本项目中为了便于锁存、显示抢答的选手号，可利用二进制编码器将8位选手的按键号编为3信二进制数码。
编码器可以用小规模集成电路设计而成，也可以直接用中规模集成电路如8线-3线编码器74148来实现。
此电路如有74147还可以有10个输入抢答端。
（3）译码显示器本项目可采用七段数码显示译码器。
其作用是将8421BCD码译码后通过数码管显示出来，译码是编码的逆过程。
数码管是由发光二极管显示字段的显示器件，在数字电路和单片机中广泛采用的是七段数码管，这种数码管的显示字段各对应一个发光二极管，根据发光二极管在数码管内部的连接形状不同分为共阴极和共阳极两种。
可编辑修改图1.3 供参考用的整机电路图精品文档驱动共阴数码管的显示译码器可采用MC14511，其功能表如表1.1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计说明书广东石油化工学院课程设计任务书一、设计题目四路抢答器二、主要内容及要求（1）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号。
（2）电路具有定时功能。
要求回答问题的时间≤30秒（显示为29~00），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示。
（3）具有计分功能。
每组参赛者起始分为100分，抢答后由主持人计分，答对1次加10分，否则减去10分（4）在复位状态下台号数码管不作任何显示（灭灯）。
提高要求：（5）答题时间还剩5s时，每秒发出提示声音。
三、进度安排1、掌握multisim仿真器软件的使用（5月25号）。
2、去图书馆和网上查找需要的资料，并整理好。
（5月26日）。
3、对课程设计的要求进行理解，初步设计。
（5月27日）。
4、整体设计开始，并逐步改进和调试。
（5月29日）5、完成设计并写课程设计说明书。
（5月30日）6、课题答辩（6月20日）四、总评成绩指导教师学生签名抢答器电路设计一、设计任务与要求1．可容纳四组参赛的数字式抢答器；2．当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号；3．电路具有定时功能。
要求回答问题的时间≤60秒（显示为00~59），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示；4．具有计分功能。
要求能设定初始分值，能进行加减分5．在复位状态下台号数码管不作任何显示（灭灯）二、方案设计与论证如图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”，抢答器工作。
定时器倒计时，选手在定时时间内抢答时，抢答器完成优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
方案一：以74LS175+74LS48为主，构成抢答电路模块；以74LS192+数码管+蜂鸣器构成计时模块；以74LS192+74LS160为主构成计分模块。
（抢答模块实现如下图）抢答器鉴别模块抢答器计时 模块计分模块其工作原理如下，主持人开关是74LS175的清零控制端，当主持人打下开关时整个电路开始工作，有一个抢答信号产生时74LS175被封锁，该芯片得不到时钟信号，处于不工作状态，不允许其他信号的输入有效，相对于方案二没有优先级，不会产生公平性的问题。
在74LS175有了一个输出信号后，通过或门的组合产生一个编码给74LS48让其进行译码输出译码显示台号。
例如编码为XXX1的有一号和三号，所以通过或门组合可以实现显示功能。
优点是便于扩展，容易添加新的电路，缺点是实现显示时，如果台号过多需要更多的门电路进行处理，显得冗余。
考虑仅仅是由四人抢答的，不需要更多的门实现选择了该方案。
其余模块在下面进行详细描述。
方案二：以74LS148、锁存器 74LS279、74LS48为主构成抢答模块；其余的模块基本相同。
（抢答模块如下图所示）其工作原理如下，开关S置于"清除"端时，RS触发器的端均为0，4个触发器输出置0，使74LS148的＝0，使之处于工作状态。
当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S3），74LS148的输出经RS锁存后，1Q=1,74LS48处于工作状态，4Q3Q2Q=100,经译码显示为"4"。
此外，1Q＝1，使74LS148＝1，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的此时由于仍为１Q＝1，74LS148＝1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。
电路实现功能比较完整，基本符合设计的要求，但是该电路实行附加的功能是难以实现，要做较大的改动才可以完善，在早期的时候被我们淘汰。
优点是电路基本可以严谨处理所有的事务仿真的时候不易出现问题。
三、单元电路设计与参数计算抢答器鉴别模块:抢答器模块=74LS175+74LS48+门电路+七段数码管74LS175：74LS175的功能真值表:从表可见：① CLR是清零端，且低电平有效。
② CLK是时钟脉冲，且下降沿触发。
上图中的74ALS175N为一四路的锁存器，当CLK引脚输入上升沿时，1D-4D被锁存到输出端（1Q-4Q）。
在CLK其他状态时，输出与输入无关74LS48A0-A3 译码地址输入端BI'/RBO'消隐输入端（低电平有效）/脉冲消隐输出（低电平有效）LT' 等灯测试输入端（低电平有效）RBI' 脉冲消隐输入端（低电平有效）Ya-Yg 输出端抢答器计时模块：抢答器=74LS192+数码管+蜂鸣器74LS192具有下述功能：（1）.异步清零：CR=1，Q3Q2Q1Q0=0000（2）.异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0（3）.保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态（4）.加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数（5）.减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。
抢答器记分模块：计分器=74LS192+74LS160+控制开关+门电路74LS160:是同步十进制计数器，依靠CP信号来工作，EP、ET高电平是工作，计分的单元电路中EP接数据输出端的与非输出，只要令清零端的数据输出位数与EP端的位数相减等于你要的位数即可实现加减相应的分数的功能。
74160功能表CLK CLR‵LOAD‵ENP ENT 工作状态×0 ×××置零↑ 1 0 ××预置数× 1 1 0 1 保持× 1 1 ×0 保持(但C=0)↑ 1 1 1 1 计数例如：下图EP端是0011，而CLR端是0100，两端相减是0001，即十进制的1，所以实现加减一分的功能。
四、总电路工作原理及元器件清单1．总原理图2．电路完整工作过程描述（总体工作原理）抢答器鉴别模块:该电路完成三个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是禁止其他选手按键操作无效；三是同时译码显示电路显示编号。
74LS175工作过程：主持人开关置于"清除"端时，芯片开始工作，A、B、C、D四个开关开始抢答，根据下图的真值表，可以知道当有一个开关打下时，通过门电路的控制封锁时钟禁止其他开关的输入，使其他输入无效。
74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，显示选手的台号。
抢答器计时模块：定时电路选用十进制同步加减计数器74LS192进行设计。
74LS192具有下述功能：（1）.异步清零：CR=1，Q3Q2Q1Q0=0000（2）.异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0（3）.保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态（4）.加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数（5）.减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。
CPU为加计数时钟输入端，CPD为减计数时钟输入端。
LD为预置输入控制端，异步预置。
CR为复位输入端，高电平有效，异步清除。
CO为进位输出：1001状态后负脉冲输出BO为借位输出：0000状态后负脉冲输出。
电键是控制清零端的开关，开关P是置数端的开关，P打开置数端指数，P关闭置数端不工作，并给予时钟信号。
电路工作，剩余20秒是给予提醒信号。
抢答器记分模块：该电路有74LS160、74LS192和门电路构成，74LS160构成的是分值电路，74LS192是加减电路。
由开关控制输入信号传向UP或DOWN，实现加减分。
对一分键电路，在U4上，当从0000变化到0011时，QA与QB通过与非门接到EP，RD 则通过一个开关来控制，当到达0011的时候，经过QA与QB的与非门出来的为零，使它保持0011的状态不变， QB输出的则是一个脉冲了。
对三分键电路，在U6上，当从0000变化到0101时，QA与QC通过与非门接到EP，RD 则通过一个开关来控制，当到达0011的时候，经过QA与QC的与非门出来的为零，使它保持0101的状态不变， QA输出的则是三个脉冲了。
通过双向开关切换电路为加法电路和减法电路，将异或门U7接至U1、U2、U3的UP端，为加法部分，将异或门U8接至U1、U2、U3的DOWN端，为减法部分。
从而控制比赛分数的加减。
开关J4控制U1、U2、U3的CLR端接通电源，当开关闭合是，分数置零，开始重新计数。
3．元件清单元件序号型号主要参数数量备注VCC VCC0 GROUNDV1,V3 AC_POWER 2V2,V4 DC_POWER 2V5,V6,V 7,V8,V9, V10 SIGNAL_VOLTAGE_SOURCE-S6 CLOCK_VOLTAGER1,R2,R7,R11,R12,R13,R14,R15,R16RESISTOR 200Ohm 9R3,R4,R5,R6,R8,R9,R10RESISTOR 560Ohm 7R17,R18,R19,R20,R21,R22,R23,R24RESISTOR 100Ohm 8J1 DIPSW1 1 SWITCH J7 PB_DPST 1SPDT 8J9,J10,J11,J12,J13,J14,J15,J16DIPSW6 11J5A,J6A,J8A,J17A,J18A,J19A,J20A,J21A,J22A,J23A,J24ALED1 LED_red 1 5V LED2 LED_green 1 5V LED3 LED_orange 1 5V LED4 LED_blue 1 5V U1 74LS175D 1U3 74LS48D 174192N 8U32,U33,U36,U37,U39,U40,U43,U44,74HC160N 8 4V U58,U60,U60,U64,U66,U68,U70,U72,1U4 SEVEN_SEG_COM_K_GREENHEX_DISPLAY74HC32D_2V 2U2A,U12A ,U16,U17 74LS192D 2U11A, 74HC20D_2V 12U13,U14 DCD_HEX_DIG_YELLOWDCD_HEX 6U18,U19,U20,U21,U22,U23,U24,U25,U26,U27,U28,U29U7,U9 BUZZER 2U10A 74S03D 1U61A,U54011BD_5V 69A,U69A,U67A,U71A,U73AU46A,U44071BT_5V 4 7A,U48A,U49AU53A.U54009BCL_5V 5 2A,U51A,U54A,U55AU63A,U64011BD_5V 2 5AU31A4030BD_5V 8 U30AU35AU34AU45AU38AU42AU41AU50A4009BCL_5V 3 U56AU57AU6A 4011BP_5V 1U5A 4077BT_5V 1U15B,U874S05N 2 B1 X1PROBE_DIG_RED五、仿真调试与分析本设计基本符合课题的要求，可以实现抢答、加减分控制、计时功能的实现，主持人打下控制开关电路开始工作，抢答结束显示台号，接着实现计时功能。