08313@52RD_实用资料射频电路板设计技巧[1]
射频功率放大器电路设计实例
一个覆盖900MHz/1.9GHz/2.5GHz的功率放大器电路和元器件布局图如图3.3.1所示，元器件参数见表3.3.1。电路是组装在0.031英寸的FR-4印制板上。C5（1000pF）是旁路电容器，用来消除加在与VCC连接的电源线上的级间反馈。MGA83563第一级FET的漏极连接到引脚1，电源电压VCC通过电感线圈L2连接在漏极上，电感线圈的电源端被旁路到地。这个级间电感线圈用来完成在第一级放大器和第二级放大器之间的匹配。电感线圈L2的数值取决于MGA83563特定的工作频率，L2的数值可以根据工作频率选择。电感L2的数值也与印制电路板材料、厚度和RF电路的版面设计有关。
第6页/共26页
① PCB版面MGA83563封装引脚焊盘的尺寸建议采用推荐使用的微型SOT-363（SC-70）封装的印制电路板引脚焊盘。该设计提供大的容差，可以满足自动化装配设备的要求，并能够减少寄生效应，保证MGA83563的高频性能。② PCB材料的选择对于频率为3GHz的无线应用来说，可选择型号为FR-4或G-10印制电路板材料，典型的单层板厚度是0.020～0.031英寸，多层板一般使用电介质层厚度在0.005～0.010英寸之间。更高的频率应用例如5.8GHz，建议使用PTFE/玻璃的电介质材料的印制电路板。
第4页/共26页
因为MGA83563中两级放大器都是使用同一个电源，为了防止从RF输出级到第一级的漏极之间的电源线产生的反馈，应确保RF输出级到第一级的漏极之间的电源线有非常好的旁路。否则，电路将变得不稳定。连接到MGA83563的RF输入（引脚3）是直流接地电位。在MGA83563的输入端，可以不使用隔直电容，除非有一个DC电压出现在输入端。
RF射频电路设计与测试
重要参数
工作频率
射频电路的工作频率决定了其通信带宽和传输距 离。
线性度
射频电路的线性度决定了其信号处理的精度和失 真程度，影响通信质量。
ABCD
灵敏度
射频电路的灵敏度决定了其接收微弱信号的能力 ，直接影响通信距离和抗干扰能力。
噪声系数
射频电路的噪声系数反映了其内部噪声水平，对 通信系统的性能产生影响。
特点
射频电路具有高频率、高带宽、 高灵敏度等特点，能够实现高速 、远距离的信息传输。
工作原理
01
02
03
信号产生
射频电路通过振荡器等元 件产生高频信号，作为通 信系统的载波。
信号处理
信号经过调制解调、放大 滤波等处理，实现信息的 传输与接收。
能量传输
射频电路通过电磁波的形 式传输能量，实现无线通 信。
规范测试方法
在测试射频电路时，应制定规范的测试方法，并确保测 试人员严格按照方法进行操作，以提高测试结果的稳定 性和可重复性。
CHAPTER 05
发展趋势与展望
技术发展现状
当前rf射频电路设计已广泛应用在通信、雷达、导航、电 子对抗等领域，技术发展已经相对成熟。
随着集成电路技术的发展，rf射频电路设计正朝着小型化 、集成化、高性能化的方向发展，同时对电路的稳定性、 可靠性、一致性等性能要求也越来越高。
通过调整电路的参数和结构，仿真设 计可以预测电路在不同频率和不同环 境下的性能表现，为实际制作提供参 考。
实际设计
实际设计是将仿真设计得到的电路结构和参数应用到实际的 电路板和元器件上。
实际设计需要考虑电路板的布局、元器件的选择和安装、以 及电磁兼容性等问题，以确保电路的性能和稳定性。
优化设计
射频板叠层结构
射频板叠层结构射频板叠层结构是射频（RF）电路板的一种重要设计考虑因素。
这种结构的设计主要涉及到射频信号线的阻抗、散热、电流、器件、电磁兼容性（EMC）、结构以及趋肤效应等问题。
以下是一些关于射频板叠层结构设计的基本原则：每层都应大面积铺地，并且RF布线层的上下相邻两层都应该是地平面。
即使是数模混合板，数字部分可以存在电源平面，但是RF 区仍然要满足每层都大面积铺地的要求。
对于RF双面板，顶层通常为信号层，而底层为地平面。
对于四层RF单板，顶层是信号层，第二层和第四层是地平面，而第三层则用于走电源、控制线。
在特殊情况下，第三层也可以走一些RF信号线。
对于RF背板，上下两表面层都是地面。
为了减小过孔及连接器引起的阻抗不连续性，第二、三、四、五层通常走数字信号。
而其它靠底面的带状线层都是底面信号层。
数字部分的电源平面应靠近接地平面，并且安排在接地平面之下。
在射频板叠层结构设计中，还需特别注意层叠结构。
通常，RF 板顶层会摆放器件和走微带线，第二层会大面积铺地网络铜皮，而底层则是完整地平面铺铜直接接触腔体平面。
中间层用于走信号线，如果线路复杂，中间需要多层信号线层，那么相邻的信号线层间应添加地平面，且两个信号线层应该垂直走线，即一层线路以横向为主，另一层以纵向为主。
此外，射频电路板不能使用非地网络通孔，因此除了地孔外，其他网络应使用盲孔设计。
例如，在八层板设计中，为了有效利用叠层，第七层最好为信号线层，这样就会出现大量1到7盲孔。
然而，在实际加工中，这样的盲孔设计可能会导致电路板严重翘曲。
为了解决这个问题，可以使用背钻技术，即将盲孔按照通孔制作，然后从底部向上控深掏掉此金属化孔的孔铜至第七八层之间，但不要掏到第七层。
为了性能更加稳定，排除不确定性，可将掏空部分用树脂填塞。
以上信息仅供参考，具体设计应根据实际需求和条件进行调整。
射频电路理论与设计(第2版)-第1章
1.2.4 集肤效应
在电路中信号是通过导体传输的，导体存在集肤
效应。所谓集肤效应是指当频率升高时，电流只集中在
导体的表面，导体内部的电流密度非常小。集肤效应使 导线的有效导电横截面积减小，交流电阻增加。集肤效 应如图1.3所示。
《射频电路理论与设计（第2版）》
射频电路理论与设计 （第2版）
《射频电路理论与设计（第2版）》
第1 章 引言
《射频电路理论与设计（第2版）》
在射频频段，电路出现了许多独 特的性质，这些性质在常用的低频电路 中从未遇到，因此需要建立新的射频电 路理论体系。射频电路理论是电磁场理
论与传统电子学的融合，它将电磁场的
2
l
（1.2）
图1.1 终端短路的传输线
《射频电路理论与设计（第2版）》
式中Z0为常数，Z0的取值范围一般为几十到几百 之间。式（1.2）改变了低频电路理论的观点，因为低频 电路理论会认为Zin=0。下面对式（1.2）加以数值分析。
《射频电路理论与设计（第2版）》
《射频电路理论与设计（第2版）》
《射频电路理论与设计（第2版）》
为了有效地传输信息，无线通信系统需要采用高 频率信号，这种需要主要由下面3个因素导致。 （1）工作频率越高，带宽越大。 （2）工作频率越高，天线尺寸越小。 （3）射频电路中电感和电容等元器件的尺寸较小， 这使得射频设备的体积进一步减小。
《射频电路理论与设计（第2版）》
众多，对频谱的划分有多种方式，而今较为通用的频谱
分段法是由IEEE建立的，见表1.1。
《射频电路理论与设计（第2版）》
表1.1
《射频电路理论与设计（第2版）》
表1.1（续）
《射频电路理论与设计（第2版）》
手机RF射频PCB板布局布线经验总结.
手机RF射频PCB板布局布线经验总结手机RF射频PCB板布局布线经验总结类别：电子综合老工程师的分享：伴随着一轮蓝牙设备、蜂窝电话和3G时代来临,使得工程师越来越关注RF电路的设计技巧。
射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。
不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。
当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，所以这些对手机的EMC、EMI影响都很大，下面就对手机PCB板的在设计RF布局时必须满足的条件加以总结： 1.1 尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF 接收电路。
手机功能比较多、元器件很多，但是PCB空间较小，同时考虑到布线的设计过程限定最高，所有的这一些对设计技巧的要求就比较高。
这时候可能需要设计四层到六层PCB了，让它们交替工作，而不是同时工作。
高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO)。
确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。
敏感的模拟信号应该尽可能远离高速数字信号和RF信号。
1.2 设计分区可以分解为物理分区和电气分区。
物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。
1.2.1 我们讨论物理分区问题。
元器件布局是实现一个优秀RF设计的关键，最有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。
最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将RF线走在表层上。
射频电路的重要知识点总结
射频电路的重要知识点总结一、射频电路的基本概念1. 射频信号射频信号通常指频率在300千赫兹至300千兆赫兹之间的信号，是一种高频信号。
射频信号通常用来进行无线通信、雷达、卫星通信等。
射频信号相对于低频信号来说，具有传输距离远、穿墙能力强、信息容量大等优点。
2. 射频电路射频电路是一种用于处理射频信号的电路，主要包括射频放大器、射频混频器、射频滤波器、射频功率放大器、射频开关、射频调制解调器、射频天线等组成。
3. 射频电路的特点射频电路与常规低频电路相比，具有频率高、传输损耗大、抗干扰能力强、器件参数要求高等特点。
二、射频电路的设计流程1. 确定需求射频电路的设计首先需要明确需求，包括工作频率、输入输出阻抗、幅度和相位平衡要求、抗干扰能力、工作环境等。
2. 选择器件根据需求选择合适的射频器件，如射频放大器、射频混频器、射频滤波器等。
选择器件时需要考虑器件的工作频率范围、增益、线性度、稳定性、耦合度等参数。
3. 电路设计根据需求和选择的器件，进行射频电路的整体设计，包括电路拓扑结构设计、参数计算、仿真验证等。
4. 电路布局和布线射频电路的布局和布线对电路的性能有很大的影响，需要考虑信号的传输路径、防止反射和耦合、尽量减少信号损耗等。
5. 电路调试和优化射频电路设计完成后需要进行调试和优化，对功耗、线性度、稳定性、抗干扰能力等进行测试和改进。
6. 电路验证射频电路设计完成后需要进行电路性能验证，包括工作频率范围测试、输入输出阻抗匹配测试、幅度和相位平衡测试、抗干扰能力测试等。
三、射频电路中的常见器件1. 射频放大器射频放大器是射频电路中的重要器件，用于放大射频信号。
根据工作频率和功率要求可以选择不同的射频放大器，包括晶体管放大器、集成射频放大器、功率放大器等。
2. 射频混频器射频混频器用于将射频信号和局部振荡信号进行混频，产生中频信号。
射频混频器的性能对整个混频系统的性能影响很大。
3. 射频滤波器射频滤波器主要用于滤除非目标频率的信号，保证接收机的选择性和抗干扰能力。
天线电路板如何设计？你看着短路了，其实不是，怎么回事来看下
天线电路板如何设计？你看着短路了，其实不是，怎么回事来看下射频对于大家来说，都是有点陌生，在PCB设计方面，也是有一些知识点需要掌握！因为射频电路无论是电路设计还是PCB设计，跟一般的电路有很大的差别。
一般电路连通了就是连通了，就像一个灯泡两端接上220V电源，他就直然会亮。
原创今日头条：卧龙会IT技术但射频并不是你看到的是什么，就是什么。
对于射频电路，明明看到它与地连接在一起，不懂的人一定会有疑问，都接地了，不是短路了吗？这是因为你不懂微波理论。
如下图所示的一根天线，箭头所示明明跟地相连了，怎么回事？这根天线不是短路了嘛？其实这并不是短路，这根天线与地之间还有很多电阻，电容，电感这些等效电路组成的一些电路组成。
原创今日头条：卧龙会IT技术这个大家自己去看看微波理论，再去翻书看一看，手机天线， WIFI,天线，蓝牙，ZIGBEE等等，无线的都是射频电路。
今天就讲讲这个射频电路的PCB设计要点：一，射频电路需要控制阻抗为50欧姆1，如果是双面板，那就要采用共面阻抗进行设计，因为板厚一般都是1.6mm,以底层为参考的话，要做到50欧姆，可能需要1mm以上的线宽才能符合要求。
这么粗的线，芯片焊盘都没有这么粗，所以不怎么合适。
所以可以采用共面阻抗设计。
线宽设为与焊盘的宽度一致。
原创今日头条：卧龙会IT技术再设计铜厚，与大铜皮的问距实现50殴姆阻抗。
如下图所示，运用SI9000进行阻抗计算，算出D1。
这次我们是以线宽为20mil，铜厚为1盎司来计算。
算出D1为4.6mil多层板就要采取隔层参考的形式，因为50殴姆如果还是以信号的参考平面来计算，可能线宽会很细，比如4mil的是60欧姆，那50欧姆的可能不到4mil了，有些厂家就做不出来了，所以需要采用隔层参考。
就是说把射频线下面的第二层铜皮挖空，然后以第三层来作为参考层进行阻抗。
原创今日头条：卧龙会IT技术还有一个，射频线最好粗一点，这样损耗会小一点。
线细可能会加大射频发射的损耗。
射频集成电路设计详解
对于低损耗传输线
R1 L1
G1 C1
(R1 jL1)(G1 jC1)
1
1
j
L1C1 1
R1
j L1
2
1
G1
jC1
2
1 2
R1
C1 L1
G1
L1 C1
j
L1C1
所以
R1
2
C1 G1 L1 2
L1 C1
R1 2Z0
G1Z0 2
c
d
L1C1
c
R1 2Z0
射频集成电路设计 第二章射频与微波基础知识
第二章射频与微波基础知识
2.1概述 2.2传输线 2.3传输线阻抗变换 2.4二端口网络与S参数 2.5 Smith圆图 2.6 阻抗匹配 2.7 用方程计算法设计阻抗匹配网络 2.8用Smith圆图法设计阻抗匹配网络 2.9本章小结
作业
简述传输线、传输线阻抗变换、二端口网络、S 参数、Smith圆图、阻抗匹配网络等概念
Z0
R1 jL1 G1 jC1
L1 C1
1
1 2
R1
j L1
1
1 2
G1
jC1
L1 C1
1
j
1 2
R1
L1
G1
C1
L1 C1
对于工程上常用的双导线传输线，其特性阻抗为
Z0
L1 C1
120ln
2D
d （空气介质）
式中D为两导线间距离，d为导线半径。一般Z0在100 ～1000 之间，常用的有200 、300 、400 、600
L
R
＋
～源
－
负
C
G
载
射频_RF_电路PCB设计
RF电路PCB设计一、 概述本文探讨在终端产品的PCB设计过程中，在遵守统一PCB布线规范的基础上，适用于RF电路的附加性一般原则。
二、层别设置RF电路部分往往元件、走线密度不高，为了减小信号传输损耗并使设计简明，应尽量使高频传输线位于表层（顶层或底层）。
我们一般采用的RF电路为单端对地放大形式，在PCB上实现尽可能理想的等电位地，是保证设计意图得以实现的必然要求。
所以若无其他限制，应尽可能将高频信号线邻层安排为完整的地板（如：顶层为高频信号线层，第二层宜安排为完整地板），而且其他各层在布线完成后，使用地网络铺设铜箔。
三、元件放置天线开关、功放、LNA为减小传输线损耗带来的接收灵敏度损失与发射功率损失，天线开关、功放、LNA 应尽量靠近天线或天线接口。
不同电平级的隔离当几个级联放大器对于某频率的信号的总增益大于40dB时，就可能出现放大器自激现象，这时由于高电平点的信号通过空中耦合、地耦合、供电线耦合等方式，反馈至低电平点所造成。
自激将使放大器工作状态由自激信号决定而使设计失效，为致命性问题，必须事前尽力避免。
这要求在原理图设计合理的基础上，在PCB设计时做到：电平相差悬殊（一般40dB以上）的两点a.在空间上尽可能远b.处于屏蔽盒内外或分处不同的屏蔽盒c.最好能够分处PCB的两面。
热量分散中高功率放大器、LDO等热量耗散较大的器件，在放置时应较为平均地分布在PCB上，防止PCB工作时局部过热，降低可靠性并使电路的增益、噪声系数等参数随温度发生较大变化。
退耦电容的放置退耦电容的放置原则是尽量靠近被退耦的元件脚（某些特别指明该退耦电容同时参与匹配的情况除外，如RDA400M功放）。
当退耦元件为几只不同容值的电容并联时，排列原则是容值小的更近，如图一所示：典型单元电路内元件放置如图2所示，这是一个放大器的单元电路，C650、C631、R615、L606作为该放大器的供电部分应紧靠U611放置，如图3所示。
高频PCB设计：射频电路的布局的走线
高频PCB设计：射频电路的布局的走线1、射频电路的布局和连接尽可能地短由于传输线拐角处的阻抗突变会造成信号反射，高频信号将作为电磁场能量辐射到空间中。
结果，经“拐角”之后的信号电平值可能下降。
因此，在设计高频电路时，必须精心设计RF布局以使得RF走线拐角角度尽可能的小。
设计RF电路时，如果板上有足够的空间，则将RF相关元器件布置成尽可能直线化。
通过直线化布局布线布线，可以避免信号反射，防止信号电平值降低，以满足设计指标。
设计要点：在低频电路的时，信号走线成直角也可以正常工作。
然而，在高频电路中，即使走线铜箔宽度的细微变化也会产生影响，因为走线宽度变化，特征阻抗就会受到影响，发生信号反射，降低信号电平值，达不到设计指标。
2、在RF走线的拐角处通过放置元件或者圆弧走线的方式来降低特性阻抗突变造成的影响还是围绕老wu第一点说的【避免特征阻抗突变】的原则，如果板上空间富裕，优先通过布局实现RF走线的短和直，如果布局空间不允许，需要拐角走线，一定避免直角或45°拐角走线，要走圆弧走线，如果实在要走直角了，可以通过放置元件通过元件的摆位的方式来替代走线来做90°角的转折，这样可以最大化避免阻抗突变造成的信号反射影响。
设计要点：在高频电路的情况下，重要的是改善RF线路的布局，即遵循【避免特征阻抗突变】的原则3、为接地焊盘单独接地，避免共用接地过孔设计高频电路时，必须认真处理RF信号走线和GND之间的连接。
在上图的反例中，RF元件的接地焊盘共用一个接地过孔与GND平面连接。
下图的改进实例中，为每个接地焊盘就近打了接地过孔与GND平面连接，接地环路更小，将噪声降至最低。
设计要点：与常规电路相比，高频电路对于与GND的连接必须严格处理，为每个接地焊盘单独提供一个接地过孔以最短的途径与地平面进行连接。
4、射频巴伦差分走线要保持对称设计高频电路时，必须注意同一电路部分的接线。
比如上面的反例图示是射频巴伦（balun）电路，左右走线不对称。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实用资料——射频电路板设计技巧
成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节，这意味着必须在设计开始
阶段就要进行彻底的、仔细的规划，并对每个设计步骤的进展进行全面持续的评估。而这种细致的
设计技巧正是国内大多数电子企业文化所欠缺的。
近几年来，由于蓝牙设备、无线局域网络(WLAN)设备，和移动电话的需求与成长，促使业者
越来越关注RF电路设计的技巧。从过去到现在，RF电路板设计如同电磁干扰(EMI)问题一样，一直
是工程师们最难掌控的部份，甚至是梦魇。若想要一次就设计成功，必须事先仔细规划和注重细节
才能奏效。
射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种「黑色艺术」
(black art) 。但这只是一种以偏盖全的观点，RF电路板设计还是有许多可以遵循的法则。不过，
在实际设计时，真正实用的技巧是当这些法则因各种限制而无法实施时，如何对它们进行折衷处理
。重要的RF设计课题包括：阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波.等，本文将集中
探讨与RF电路板分区设计有关的各种问题。
电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需
要用到微过孔(microvia)。通常微过孔直径为0.05mm至0.20mm，这些过孔一般分为三类，即盲孔
(blind via)、埋孔(bury via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具
有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋
孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内
层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通
孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件的黏着定位孔。
在设计RF电路板时，应尽可能把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单
的说，就是让高功率RF发射电路远离低噪音接收电路。如果PCB板上有很多空间，那么可以很容易
地做到这一点。但通常零组件很多时，PCB空间就会变的很小，因此这是很难达到的。可以把它们
放在PCB板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器
(buffer)和压控振荡器(VCO)。
设计分区可以分成实体分区(physical partitioning)和电气分区(Electrical
partitioning)。实体分区主要涉及零组件布局、方位和屏蔽等问题；电气分区可以继续分成电源
分配、RF走线、敏感电路和信号、接地等分区。
零组件布局是实现一个优异RF设计的关键，最有效的技术是首先固定位于RF路径上的零组
件，并调整其方位，使RF路径的长度减到最小。并使RF输入远离RF输出，并尽可能远离高功率电路
和低噪音电路。
最有效的电路板堆栈方法是将主接地安排在表层下的第二层，并尽可能将RF线走在表层上。
将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主接地上的虚焊点，并可
减少RF能量泄漏到层叠板内其它区域的机会。
在实体空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是
双工器、混频器和中频放大器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最
小。RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块接地面积。正确的RF路径对整块
PCB板的性能而言非常重要，这也就是为什么零组件布局通常在移动电话PCB板设计中占大部份时间
的原因。
在移动电话PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放
在另一面，并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端。这需
要一些技巧来确保RF能量不会藉由过孔，从板的一面传递到另一面，常用的技术是在两面都使用盲
孔。可以藉由将盲孔安排在PCB板两面都不受RF干扰的区域，来将过孔的不利影响减到最小。
有时，不太可能在多个电路区块之间保留足够的区隔，在这种情况下就必须考虑采用金属屏
蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也有副作用，例如：制造成本和装配成本都很高。
外形不规则的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩又使零组
件布局受到一些限制；金属屏蔽罩不利于零组件更换和故障移位；由于金属屏蔽罩必须焊在接地面
上，而且必须与零组件保持一个适当的距离，因此需要占用宝贵的PCB板空间。
尽可能保证金属屏蔽罩的完整非常重要，所以进入金属屏蔽罩的数字信号线应该尽可能走内
层，而且最好将信号线路层的下一层设为接地层。RF信号线可以从金属屏蔽罩底部的小缺口和接地
缺口处的布线层走线出去，不过缺口处周围要尽可能被广大的接地面积包围，不同信号层上的接地
可藉由多个过孔连在一起。
尽管有以上的缺点，但是金属屏蔽罩仍然非常有效，而且常常是隔离关键电路的唯一解决方
案。
此外，恰当而有效的芯片电源去耦(decouple)电路也非常重要。许多整合了线性线路的RF芯
片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电
源噪音。
最小电容值通常取决于电容本身的谐振频率和接脚电感，C4的值就是据此选择的。C3和C2的
值由于其自身接脚电感的关系而相对比较大，从而RF去耦效果要差一些，不过它们较适合于滤除较
低频率的噪音信号。RF去耦则是由电感L1完成的，它使RF信号无法从电源线耦合到芯片中。因为所
有的走线都是一条潜在的既可接收也可发射RF信号的天线，所以，将射频信号与关键线路、零组件
隔离是必须的。
这些去耦组件的实体位置通常也很关键。这几个重要组件的布局原则是：C4要尽可能靠近IC
接脚并接地，C3必须最靠近C4，C2必须最靠近C3，而且IC接脚与C4的连接走线要尽可能短，这几个
组件的接地端(尤其是C4)通常应当藉由板面下第一个接地层与芯片的接地脚相连。将组件与接地层
相连的过孔应该尽可能靠近PCB板上的组件焊盘，最好是使用打在焊盘上的盲孔将连接线电感减到
最小，电感L1应该靠近C1。
一个集成电路或放大器常常具有一个集电极开路输出(open collector)，因此需要一个上
拉电感(pullup inductor)来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于
对这一电感的电源端进行去耦。有些芯片需要多个电源才能工作，因此可能需要两到三套电容和电
感来分别对它们进行去耦处理，如果该芯片周围没有足够的空间，那么去耦效果可能不佳。
尤其需要特别注意的是：电感极少平行靠在一起，因为这将形成一个空芯变压器，并相互感
应产生干扰信号，因此它们之间的距离至少要相当于其中之一的高度，或者成直角排列以使其互感
减到最小。
电气分区原则上与实体分区相同，但还包含一些其它因素。现代移动电话的某些部份采用不
同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着移动电话需要具备多种电
源，而这产生更多的隔离问题。电源通常由连接线(connector)引入，并立即进行去耦处理以滤除
任何来自电路板外部的噪音，然后经过一组开关或线性稳压器之后，进行电源分配。
在移动电话里，大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须
为高功率放大器的电源单独设计出一条尽可能宽的大电流线路，以使发射时的瞬态压降(voltage
drop)能减到最低。为了避免太多电流损耗，需要利用多个过孔将电流从某一层传递到另一层。此
外，如果不能在高功率放大器的电源接脚端对它进行充分的去耦，那么高功率噪音将会辐射到整块
电路板上，并带来各种各样的问题。高功率放大器的接地相当重要，并经常需要为其设计一个金属
屏蔽罩。