PCB设计技巧100问 (全集-经典的设计问题)

合集下载

以太网EMC接口电路设计与PCB设计说明

以太网EMC接口电路设计及PCB设计我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。

目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。

目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。

从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。

大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。

面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。

下图1以太网的典型应用。

我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。

图1 以太网典型应用1.图2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图2介绍以太网电路的布局、布线需注意的要点。

图2 变压器没有集成在网口连接器的电路PCB布局、布线参考a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去；b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小；c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小；d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）；e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。

PROTEL99SE_PCB布局布线技巧

PCB布局一、PCB高效率布局（一）常用布局选项设置：1、T/P：preference对话框【option】编辑环境选项设置：【EO】第二项选项参考点、第六项保护锁定对象功能；【O】设置图元组件的旋转角度；【PR】中【threshold】设置选择了【threshold】方式时，则该值为限制修改条件的门限值。

【display】显示模式设置：【DT】显示模式设置：字符显示最小值应尽量尽量设定小一些。

2、document option对话框D/O【option】：元器件在水平/垂直方向的移动步距。

3、锁定元器件：在进行放置元器件操作前，对于需要固定位置的元器件，要先放到需要的位置上，再修改其属性，选择【locked】项，使之成为锁定状态。

4、design rules对话框方法D/R>>布局规则设置Placement：设置元器件间隔.（二）元器件布局空间room布局空间的定义：指一个放置在PCB设计图上的辅助布局矩形区域；手动生成room：P/R>>框选要定义room的区域。

（三）元器件联合定义：指多个元器件的一种结合关系；生成元器件联合：在PCB图上选择要作为元器件联合的组成部分的元器件>>T/V/U；从元器件联合中清除个别元器件：T/V/B>>单击要从元器件联合清除的元器件；解除元器件联合：T/V/L。

（四）常用交互式布局命令靠左侧、右侧、顶部、底部对齐：T/I/L、R、T、B；按水平、垂直中心对齐：T/I/C、E；水平方向均布、增加间距、缩小间距：T/I/H/E、I、D；垂直方向均布、增加间距、缩小间距：T/I/V/E、I、D；按Room的设置自动放置、在指定的矩形区域内安排元器件：T/I/R、I；安排元器件到板外、将元器件移动到设定的布局栅格的整数倍上：T/I/O、G；打开【Align component】对话框可以对被选择元器件进行排列对齐设置：T/I/A。

DSP的160个经典问题

[原创]做DSP最应该懂得157个问题（回答）做DSP最应该懂得157个问题（回答）一.DSP系统设计100问一、时钟和电源问：DSP的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？答：时钟一般使用晶体，电源可用TI的配套电源。

外接晶振用无源的好。

问：TMS320LF2407的A/D转换精度保证措施。

答：参考电源和模拟电源要求干净。

问：系统调试时发现纹波太大，主要是哪方面的问题？答：如果是电源纹波大，加大电容滤波。

问：请问我用5V供电的有源晶振为DSP提供时钟，是否可以将其用两个电阻进行分压后再接到DSP的时钟输入端，这样做的话，时钟工作是否稳定？答：这样做不好，建议使用晶体。

问：一个多DSP电路板的时钟，如何选择比较好？DSP电路板的硬件设计和系统调试时的时序问题？答：建议使用时钟芯片，以保证同步。

硬件设计要根据DSP芯片的时序，选择外围芯片，根据时序设定等待和硬件逻辑。

二．干扰与板的布局问：器件布局应重点考虑哪些因素？例如在集中抄表系统中？答：可用TMS320VC5402，成本不是很高。

器件布局重点应是存贮器与DSP的接口。

问：在设计DSP的PCB板时应注意哪些问题？答：1.电源的布置；2.时钟的布置；3.电容的布置；4.终端电路；5.数字同模拟的布置。

问：请问DSP在与前向通道(比如说AD)接口的时候，布线过程中要注意哪些问题，以保证AD采样的稳定性？答：模拟地和数字地分开，但在一点接地。

问：DSP主板设计的一般步骤是什么？需要特别注意的问题有哪些？答：1.选择芯片；2.设计时序；3.设计PCB。

最重要的是时序和布线。

问：在硬件设计阶段如何消除信号干扰（包括模拟信号及高频信号）？应该从那些方面着手？答：1.模拟和数字分开；2.多层板；3.电容滤波。

问：在电路板的设计上，如何很好的解决静电干扰问题。

答：一般情况下，机壳接大地，即能满足要求。

特殊情况下，电源输入、数字量输入串接专用的防静电器件。

PADS 原理图_PCB常见错误及DRC报告网络问题 _1

：自动布线及交互式布线，在自动布快速漂亮有趣的记录下载APP>网易帐号登录《娱乐至死》同。

5、布线中网络系统的作用在许多CAD系统中，布线是依据网络系统决定的。

网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。

而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。

网格过疏，通路太少对布通率的影响极大。

所以要有一个疏密合理的网格系统来支持布线的进行。

标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。

6、设计规则检查（DRC）布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。

电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。

对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。

模拟电路和数字电路部分，是否有各自独立的地线。

后加在PCB中的图形（如图标、注标）是否会造成信号短路。

对一些不理想的线形进行修改。

在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。

多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。

2、设计流程PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.2.1 网表输入网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。

PCB行业之软硬结合板的设计制作与品质要求

离型纸
Bond-ply 具有粘结作用的绝缘组合层
软硬结合板的材料
4. Conductive Layer (导电层)
• Rolled Annealed Copper (9m/12m/17.5m/35m/70m) (压延铜) – High flex life, good forming characteristics. (柔曲度好，良好的电性能)
➢ Sample project - Camera Module ➢ Structure (1+2F+1) HDI ➢ 4 layered Rigid flex ➢ Double-sided flex inner layer core ➢ With shielding film
软硬结合板的用途总结
ＳＦ－ＰＣ５０００２2μm
7 Layers 0.3mm 0.125mm 0.45mm Single side FCCL Air Gap
软板的用途
Application – Medical Hearing Aid 医疗助听器
➢4L Flex with HDI and Cu Filling for Blind Via
Top Side
High flex life, high thermal resistivity. (柔曲度好,耐高温)
离型膜/纸
热固胶
介电材料
主要作用是对电路起保护作用,防止电路受潮、污染以及防焊
Adhesive胶介电材料PI
软硬结合板的材料
2. 1) 其他的保护膜/覆盖膜材料
2) Flexible Solder Mask (挠性的感光阻焊油墨) Most cost effective, lower flex life, better for registration . (廉价，

PCB设计的基本规则

5. 孔的设置
5.1 板厚和孔径比制成板的最小孔径定义取决于板厚度，板厚和孔径比最好应小于 5~8:1。大的比值会使生产困难，成本增加。板厚度与最小孔径的关系：板厚：
3.0mm(118mil) 2.5mm(98.4mil) 2.0mm(78.7mil) 1.6mm(63mil) 1.0mm (39.4mil)
4. 布局
A．根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性 B．根据结构图和生产加工时所需的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。尽量避免晶体、变压器、光耦、电源模块下面穿线，特别是晶体、晶振下面应尽量铺设接地的铜皮。 C．印制板的装焊要求离板边200mil（5.08mm）不能有元器件，否则印制板在印刷机无法固定。一些特殊的元器件需要靠板边安放的（如复位开关、发光二极管、连接器等）不在此要求范围内，这些元器件可以进行手工补焊，如图4-1所示，虚线到板边框的范围不能有元器件，至少要保证有两个相对的板边不能有元器件。
ቤተ መጻሕፍቲ ባይዱ 4. 布局
200mil(5.08mm)
图4-1 元器件布置离板边的距离要求（0.2″=200mil=5.08mm）
4. 布局
E．布局操作的基本原则： 1)遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局。 2)尽量避免大的器件两面重叠放置，以免在焊接加热时两面都有大器件的温度上升慢，整板温度不均匀。导致温度过低，焊接质量不可靠。 3)布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件。 4)布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流、低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。

ACPL-330J设计问题

ACPL-330J datasheet里Figure38 带负门极驱动的大IGBT推荐电路有几点疑问：Q1：ACPL-330J的图38中的4个电阻（optional R1、optional R2、Rpull-down、R3）请分别解释每个电阻作用，并分别给出电阻阻值的计算方法。

A：optional R1作用：是根据需要是否要调节推挽管的Ib电流预置的(即也调节光耦输出电流斜率),同时电路加推挽后，软关断功能没有了，所以加推挽时还要在optional R1右端和VEE 间放置一个模拟IGBT门极的电容。

经验值一般是100欧姆以下。

optional R2这个电阻的目的是为了统一光耦需要外部放大和不需要放大的电路板版本的。

即，如果需要外部晶体管放大时，则这个电阻不焊接，焊接推挽晶体管；如果不使用外部晶体管放大时，则电路板对应的晶体管位置不焊接，同时短接R2，这时即光耦直接通过Rg驱动IGBT。

这样就可以统一电路板种类，使需要推挽和不需要推挽的PCB兼容。

经验值一般是100欧姆以下。

Rpull-down作用:是提供一个恒流回路，保证IGBT门电容充满电后，Vgate电压保持恒定。

ACPL-330J在Vout输出高电平过渡期间，Vout输出可由VCC2经过内部3个二极管压降（3*VBE）得到。

如果Vout输出电流降到0时，由于电容负载，Vout输出电压在几微妙内大概从VCC2-3*（VBE）缓慢上升至VCC2。

为限制输出电压到VCC2-3*（VBE），建议在Vout与VEE间接个下拉电阻Rpull-down，当输出高电平时，可提供650μA静态灌电流，下拉电阻可由如下公式得到：Rpull-down = [VCC2-3 * (VBE)] / 650 μA，其中Rpull-down阻值推荐选择47kΩ。

R3作用：起到CLAMP电流正反馈的作用。

经验值一般是100欧姆以下，IGBT不一样，阻值也会不一样，具体阻值要看最终的测试结果。

蛇形走线（转载）经典

蛇形⾛线（转载）经典会画蛇形线就是⾼⼿了。

⽹上关于蛇形线的⽂章也有很多，总感觉有些帖⼦的内容会误导新⼿，给⼈们带来困扰，⼈为制造⼀些障碍。

那么我们来看看实际应⽤当中蛇形线到底有什么作⽤。

的地平⾯，⾛线的另⼀⾯是暴露在空⽓中的，这样就造成了⾛线四周的介电常数并不⼀致，⽐如我们常⽤的FR4基板介电常数是4.2左右，空⽓…………如果就这个问题深挖下去的话，讲上⼗天半个⽉也讲不完。

长话短说，⽆论是微带线还是带状线，他们的作⽤⽆⾮就是⽤来承载信号，⽆论数字信号或者模拟信号。

这些信号在⾛线⾥以电磁波的形式从⼀端传输到另⼀端。

既然是波，那就要有速度。

信号在PCB⾛线上的速度是多少呢?根据介电常数的区别，速度也不⼀样。

电磁波在空⽓中的传播速度是⼤家都熟知的光速。

在其他介质中的传播速度就要通过下⾯的公式来计算：V=C/Er0.5其中，V是在介质中的传播速度，C是光速，Er是介质的介电常数。

通过这个公式我们就能轻松的计算出信号在PCB⾛线上的传输速度。

⽐如我们把FR4基材的介电常数简单以4来带⼊公式计算，也就是信号在FR4基材中的传输速度是光速的⼀半。

但是表层⾛线的微带线，由于⼀半在空⽓中，⼀半在基材中，介电常数会略有降低，这样传输速度会⽐带状线略快⼀些。

常⽤的经验数据就是微带线的⾛线延时⼤约为140ps/inch,带状线的⾛线延时⼤约为166ps/inch。

前⾯说了这么多只有⼀个⽬的，那就是信号在PCB上的传输是有延时的!也就是说信号并不是在⼀个管脚发送出去以后，瞬间就通过⾛线传输到另⼀个管脚。

虽然信号传输的速度很快，但是只要⾛线长度⾜够长，还是会对信号传输带来影响。

⽐如说⼀个1GHz的信号，周期是1ns，上升沿或者下降沿的时间⼤约为周期的⼗分之⼀，那么就是100ps。

如果我们的⾛线长度超过1inch(⼤约2.54厘⽶)，那么传输的延迟就差出了⼀个上升沿还要多的时间，如果⾛线超过8inch(⼤约20厘⽶)，那么延迟就能整整差出⼀个周期!原来PCB的影响这么⼤，我们板⼦上超过1inch 的⾛线是很常见的。

ad铺铜部分生成轮廓线 -回复

ad铺铜部分生成轮廓线-回复制作ad铺铜的过程需要先生成轮廓线。

本文将详细介绍如何以中括号内的内容为主题，一步一步回答这个问题。

第一步：基本概念解释（100字）在PCB（Printed Circuit Board，印制电路板）制造过程中，ad铺铜是将薄铜箔覆盖在PCB上特定区域的一种方法。

生成轮廓线是ad铺铜的一项重要步骤，它定义了铜箔在PCB上布局的边缘，并确保成品电路板的形状符合设计要求。

第二步：生成轮廓线的目的和重要性（200字）生成轮廓线的目的是为了确保电路板的形状与设计要求一致。

铜箔在PCB 上的位置和形状直接影响到电路板的功能和性能。

如果轮廓线不正确，可能会导致电路布线不完整、焊盘不准确或尺寸不符合要求的问题。

通过生成轮廓线，PCB制造商可以确定需要铺铜的区域，并将其用于制作外层电路板、内层电路板或多层电路板的外形。

生成轮廓线还能告诉PCB 制造商如何裁剪电路板，以使其符合设计要求。

第三步：确定轮廓线的位置（300字）确定轮廓线的位置是生成轮廓线的第一步，它决定了PCB电路板的外形。

通常，PCB设计师使用CAD（Computer-Aided Design，计算机辅助设计）软件来绘制电路板的布局和轮廓线。

在CAD软件中，设计师可以选择不同的工具和功能来绘制轮廓线。

他们可以自由绘制轮廓线，也可以使用CAD软件提供的形状工具来绘制矩形、圆形、多边形等形状的轮廓线。

此外，设计师还可以使用CAD软件的编辑功能来调整和修改轮廓线的形状和位置，以确保铜箔在PCB上的布局和形状完全符合设计要求。

第四步：定义轮廓线的属性（400字）一旦完成轮廓线的绘制，设计师需要定义轮廓线的属性。

这些属性包括线宽、线型和图层设置等。

在ad铺铜过程中，这些属性的正确定义非常重要，因为它们直接影响到轮廓线在PCB制造过程中的表现。

线宽是指轮廓线的宽度。

通常，线宽影响到PCB制造商进行裁剪和铺铜的精确度。

线型是指轮廓线的样式，包括实线、虚线和点线等。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

1、如何选择PCB板材？选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。 2、如何避免高频干扰？避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 3、在高速设计中，如何解决信号的完整性问题？信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。 4、差分布线方式是如何实现的？差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。 5、对于只有一个输出端的时钟信号线，如何实现差分布线？要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。 6、接收端差分线对之间可否加一匹配电阻？接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。 7、为何差分对的布线要靠近且平行？对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 8、如何处理实际布线中的一些理论冲突的问题 1. 基本上, 将模/数地分割隔离是对的。要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。 2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。所以, 一定要将晶振和芯片的距离进可能靠近。 3. 确实高速布线与EMI的要求有很多冲突。但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。所以, 最好先用安排走线和PCB迭层的技巧来解决或减少EMI的问题, 如高速信号走内层。最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。 9、如何解决高速信号的手工布线和自动布线之间的矛盾？现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。这会影响到自动布线出来的走线方式是否能符合设计者的想法。另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。 10、关于test coupon。 test coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是否满足设计需求。一般要控制的阻抗有单根线和差分对两种情况。所以， test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。最重要的是测量时接地点的位置。为了减少接地引线(ground lead)的电感值， TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)，所以， test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。详情参考如下链接 1. http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf 2. http://www.Polarinstruments.com/index.html (点选Application notes) 11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？一般在空白区域的敷铜绝大部分情况是接地。只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗，例如在dual stripline的结构时。 12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。 13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。 14、添加测试点会不会影响高速信号的质量？至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。 15、若干PCB组成系统，各板之间的地线应如何连接？各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。 16、能介绍一些国外关于高速PCB设计的技术书籍和资料吗？现在高速数字电路的应用有通信网路和计算机等相关领域。在通信网路方面，PCB板的工作频率已达GHz上下，迭层数就我所知有到40层之多。计算机相关应用也因为芯片的进步，无论是一般的PC或服务器(Server)，板子上的最高工作频率也已经达到400MHz (如Rambus) 以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工艺的需求也渐渐越来越多。这些设计需求都有厂商可大量生产。以下提供几本不错的技术书籍： 1.Howard W. Johnson，―High-Speed Digital Design – A Handbook of Black Magic‖； 2.Stephen H. Hall，―High-Speed Digital System Design‖； 3.Brian Yang，―Digital Signal Integrity‖； 4.Dooglas Brook，―Integrity Issues and printed Circuit Board Design‖。 17、两个常被参考的特性阻抗公式： a.微带线(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。 b.带状线(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。 18、差分信号线中间可否加地线？差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。 19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？可以用一般设计PCB的软件来设计柔性电路板(Flexible Printed Circuit)。一样用Gerber格式给FPC厂商生产。由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网―FPC‖当关键词查询应该可以找到。 20、适当选择PCB与外壳接地的点的原则是什幺？选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。 21、电路板DEBUG应从那几个方面着手？就数字电路而言，首先先依序确定三件事情： 1. 确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。 2. 确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。 3. 确认reset信号是否达到规范要求。这些都正常的话，芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与bus protocol来debug。 22、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）高密度PCB设计中的技巧? 在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)