电子技术相关 《数字集成电路基础》作业答案

《数字集成电路基础》作业答案

第一次作业

1、查询典型的TTL与CMOS系列标准电路各自的VIH、VIL、VOH和VOL，

注明资料出处。

2、简述摩尔定律的内涵，如何引领国际半导体工艺的发展。

第二次作业

1、说明CMOS电路的Latch Up效应；请画出示意图并简要说明其产生原因；

并简述消除“Latch-up”效应的方法。

答：在单阱工艺的MOS器件中（P阱为例），由于NMOS管源与衬底组成PN结，而PMOS 管的源与衬底也构成一个PN结，两个PN结串联组成PNPN结构，即两个寄生三极管(NPN 和PNP)，一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加，产生自锁现象。

影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。

消除“Latch-up”效应的方法：版图设计时：为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以N阱CMOS为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生PNP管的寄生电阻Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数；具体应用时：使用时尽量避免各种串扰的引入，注意输出电流不易过大。

2、什么是器件的亚阈值特性，对器件有什么影响？

答：器件的亚阈值特性是指在分析MOSFET时，当Vgs

这种效应称作亚阈值效应。影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。

3、什么叫做亚阈值导电效应？并简单画出log

I D-V GS特性曲线。

答：

GS

在分析MOSFET时，我们一直假设：当

V GS下降到低于V TH时器件会突然关断。实际上，

V GS≈V TH时，一个“弱”的反型层仍然存在，并有一些漏源电流。甚至V GS

当V DS大于200mv左右时，这一效应可用公式为I D＝

V

I

T

GS

ξ

exp

,式中，

ξ

>1,是一

个非理想因子，我们也称器件工作在弱反型区。其特性曲线如图1.6所示.

4、基于NMOS管一阶I-V公式，计算宽长比分别为W1/L1与W2/L2的

NMOS管M1与M2进行串联（如左图）与并联（如右图）后的三端电路的I-V关系。如果速度饱和呢？

解：

另解：串联时 Case I ：21

M and M

are both in the triode region:

]V 2

1-)V V -[(V L W C I 2

DS1DS1TH GS111ox

n 1D μ=])V -(V 2

1

-)V -)(V V -V -[(V L W C 2x DS x DS TH x G 11ox

n μ= (1)

]V 21-)V V -[(V L W C I 2

DS2DS2TH GS222ox

n 2D μ=]V 2

1-)V V -[(V L W C 2x x TH G 11ox n μ= (2)

(1)错误！未找到引用源。22

L W +(2)错误！未找到引用源。1

1L W =(22L W +11L W

)D I

=ox n C μ]V 2

1-)V V -(V )V -(V 21-

)V -)(V V -V -[(V 2

x x TH G 2x DS x DS TH x G + =ox n C μ]V 2

1-

)V V -[(V 2

DS DS TH G =D I ox

n C μ L W + L W 12

2

11]V 2

1-)V V -[(V 2

DS DS TH G

Case II ：1M is in the saturation region while 2M is

in the

triode region:

2TH GS11

1

ox

n 1D )V -(V L W C I μ= 2TH x G 1

1

ox

n )V -V -(V L W C μ= (3) ]V 21-)V V -[(V L W C I 2

DS2DS2TH GS222ox

n 2D μ=]V 2

1-)V V -[(V L W C 2x x TH G 11ox n μ= (4) D D2D1I I I ==

—>(21K 21K +

) 2x V -(21K 2

1

K +)V x V +1K 2V =0 Where 1K =11ox

n L W C μ，2K =2

2ox n L W

C μ，V= TH G V -V Solve out the value of x V , than replace it into the equation (3), which is the final answer. yet it is difficult. To simplify it, we can suppose

11L W =2

2

L W D

D2D1I I I ==

than

=D I ox

n C μ1

12L W 2TH G )V -(V

TH GS1V -V =TH x G V -V -V >0

TH G V -V >x V so 2M is always in the triode region.

第三次作业

1、 给出E/R 反相器的电路结构，分析其工作原理及传输特性，并计算VTC 曲

线上的临界电压值。

解：

V in

时，M I 开始导通，漏极电流不再为0，由于漏源电压V DS =V out 大于V in - V T0，因而M I 初始处于饱和状态。随着输入电压增加，漏极电流也在增加，输出电压V out 开始下降，最终，输入电压大于V out + V T0，M I 进入线性工作区。在更大的输入电压下，输出电压继续下降，M I 仍处于线性模式。传输特性曲线如图示：

V in

V out

1）V in

M I ：V GS =V in =V DD

V DS =V out =V OL ∴V DS

I R =(V DD -V out )/R L =(V DD -V OL )/R L

I M =K N 〔(V GS - V T0)V DS - 1/2V DS 2〕 = K N 〔(V DD - V T0) V OL - 1/2V OL 2〕

∵I M =I R

V OL =V DD -V T0+1/K N R L

为使V OL →0，要求K N R L >>1

3）V in =V IL 时, M I ：V GS =V in =V IL

V DS =V out

∴V DS >V GS -V T0 M I 饱和导通

I R =(V DD -V out )/R L

I M =1/2 K N (V GS - V T0)2

=1/2 K N (V in - V T0)2 ∵I M =I R ，对V in 微分，得：

-1/R L (dV out /dV in )= K N (V in - V T0)

V in

V out V OH

V OL

IL IH

V in

V out

V

∵dV out/dV in=-1

∴V IL=V in=V T0+1/K N R L

∴此时V out=V DD-1/2K N R L

4）V in=V IH时, M I：V GS=V in=V IH

V DS=V out

∴V DS

M I非饱和导通

I R=(V DD-V out)/R L

I M= K N〔(V GS- V T0)V DS- 1/2V DS2〕

= K N〔(V in- V T0)V out- 1/2V out2〕

∵I M=I R，对V in微分，得：

-1/R L(dV out/dV in)= K N〔V ou t +(V in- V TH) dV out/dV in- V out(dV out/dV in)〕∵dV out/dV in=-1

∴V IH=V in=V T0+2V out -1/K N R L

代回等式，得：V out

∴V IH=V T0

-1/K N R L

2、采用0.35μm工艺的CMOS反相器，相关参数如下：VDD=3.3V，NMOS：

V TN=0.6V μN COX =60uA/V2 (W/L)N=8；PMOS：V TP=-0.7V μ

pCOX =25uA/V2 (W/L)P=12。求电路的噪声容限及逻辑阈值。

答：K R= μN COX(W/L)N/μpCOX (W/L)P=1.6

对于CMOS反相器而言，VOL=0V，VOH=VDD=3.3V

V IL=(2Vout+V TP-VDD+K R V TN)/(1+K R)=0.77V out-1.17

当Vin = VIL时，NMOS饱和导通，PMOS非饱和导通

由I DSN = I DSP得：

1/2KN(VIL- VTN)2=KP〔(VDD- VIL -|VTP|)( VDD - V out) - 1/2( VDD - Vout)2〕

2.04 Vout2+8.30 V out -44.90=0

解得：V out =3.077V ∴VIL=1.2V

同理，VIH=〔VDD+VTP +KR(2V out +VTN) 〕/(1+KR)=1.23 V out+1.37

当Vin = VIH时，PMOS饱和导通，NMOS非饱和导通

由IDSN = IDSP得：

KN〔(VIH- VTN) V out- 1/2 V out2〕=1/2KP(VDD-VIH-|VTP|)2

5.53Vout2+24.62V out-

6.15=0

解得：V out=0.24V ∴VIH=1.66V

∴该CMOS反相器的噪声容限：VNML=VIL-VOL=1.2V

VNMH=VOH-VIH=1.64V

逻辑阈值：V M

)=1.48V

1、推出此版图相应的用静态CMOS 逻辑晶体管电路图。并写出其布尔表达式。

2、用静态CMOS 逻辑实现

1）设计电路原理图，以单位倒相器尺寸【PMOS 为2，NMOS 为1】为基础，在原理图上标出所有MOS 管的尺寸。

2）考虑MOS 管的排序，你设计的电路原理图中到输出延时最快的输入端是哪个？最慢的呢？

3、比较当FO=1时，下列两种8输入的AND 门，那种组合逻辑速度更快？

解：г1=(8г0+10/3гCR )+（г0 +гCR )=9г0 +13/3гCR

г2=（4г0 +2гCR ）+（2г0 +5/3гCR ）=6г0 +11/3гCR

因而第二种组合逻辑速度更快。

3/10

1、

答：

2.用CMOS组合逻辑实现全加器电路。

解：全加器的求和输出Sum和进位信号Carry表示为三个输入信号A、B、C的函数： Sum=A⊕B⊕C=Carry(A+B+C)+ABC

Carry=(A+B)C+AB

V DD

第六次作业

1、分析电路，已知静态反向器的预充电时间，赋值时间和传输延迟都为 T/2。说明当输入产生一个 0->1 转换时会发生什么问题? 当 1->0 转换时会如何? 如果这样，描述会发生什么并在电路的某处插入一个反向器修正这个问题。

答案：如果输入产生一个 1->0 转换时不存在问题，只要当赋值阶段开始时输入是稳定的。然而，如果输入产生一个0->1转换，Out1 将开始预充电到1，而在赋值阶段开始以后一段时间变为0。在我们的例子中这个时间为T/2。这能够使下一个PDN在Out1变低前将Out2拉低，并且在Out2中引起误差。要解决这个

问题，在PDN产生Out2 前插入这个反向器。

2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路

的不同,说明其特点。

答案：该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。

3、简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原因和解决的方法。

答案：动态组合逻辑电路中存在的常见的三种问题是电荷泄漏，电荷分配和时钟馈通。

电荷泄漏产生的原因是与输出相连的MOS管的漏电流，导致输出的电压下降，可能造成输出电压的跳变，形成错误。解决办法是在电路中接入电荷保持电路，将输出拉回到高电平。

电荷分配产生的原因是电路中某些节点导通时各处存在的电容之间电荷的再分配，会导致电路阈值下降，影响输入结果。解决办法是在电路中对中间节点进行预充电。

时钟馈通产生的原因是预充电时时钟输入和动态输出节点的电容耦合引起的。它会导致COMS出现闩锁，影响输出结果。解决办法是在设计和布置动态电路版图时减少电容耦合情况的发生。

4、为什么C2MOS结构电路可以抗交叠？

第七次作业

1、锁存器（latch）和触发器（flip-flop）区别？

2、什么是亚稳态？为什么两级触发器可以防止亚稳态传播？

这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”，他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件：第一级触发器进入亚稳态后的恢复时间+ 第二级触发器的建立时间< = 时钟周期。

更确切地说，输入脉冲宽度必须大于同步时钟周期与第一级触发器所需的保持时间之和。最保险的脉冲宽度是两倍同步时钟周期。 所以，这样的同步电路对于从较慢的时钟域来的异步信号进入较快的时钟域比较有效，对于进入一个较慢的时钟域，则没有作用 。

3、 如图所示是另一种CMOS 施密特触发器，分析其工作过程并

推导输出由低到高正向转换电压V M+及由高到低的反向转换电压V M-，并画出它的输出特性曲线（磁滞回线）。

解：

1） Vin=0→1：当Vin=0时，输出为高电平；将管M6关断，而M5导通；

由于：

当in TN V V →时，管M1导通而M2仍截止，此时输出仍为高电平， 故M5导通；M1和M5的分压比决定了Vx ；

因 较小，管M1工作在饱和区；又因33GN DN DD V V V ==，则管

M3也工作在饱和区，故有电流方程：

施密特触发器的正向阈值电平：

2） Vin=1→0：当Vin=1时，输出为低电平；将管M5关断，而

M6导通；由于：

123GSN in GSN in x GSN OUT x

V V V V V V V V ==-=-in V ()()2

2

13N in TN N DD x TN K V V K V V V -=--in TN x V V V V +=+≡而当

，TN x V V V +

=+=

1

3

N R N K K β=

Y

当

in DD TP V V V →+时，管M4导通而M5仍截止，此时输出仍为低电

平，故M6导通；M4和M6的分压比决定了Vy ；

因 较大，管M4工作在饱和区；又因 ，则管M6也工

作在饱和区，故有电流方程： 施密特触发器的反向阈值电平：

123

GSP in DD GSP in y

GSP OUT y

V V V V V V V

V V =-=-=-in V 330GP DP V V ==()()

2

2

13P in DD TP P out y TP K V V V K V V V --=--in TP y V V V V -=+≡而当

，TP y V V V -=+=13

P R P K K β=

2.5

in (V)

Vx

(V)

第八次作业

1、从进位链角度考虑，写出两种以上加法器的结构，并就功能做简单评价。

（如逐位进位加法器及曼切斯特进位加法器）

2、请比较EPROM、EEPROM、FLASH MEMORY结构的异同。

3、