论内嵌ARM核的FPGA芯片EPXA10及其在图像驱动和处理方面的应用.
MPEG-2传输流解复用在内嵌ARM核的FPGA上的实现
MPEG-2传输流解复用在内嵌ARM核的FPGA上的实
现
引言
随着芯片技术的发展，FPGA的容量已经达到上百万门级，从而使FPGA成为设计的选择之一。
Altera公司的FPGA芯片EPXA10应用SOPC技术，集高密度逻辑(FPGA)、存储器(SRAM)及嵌入式处理器(ARM)于单片可编程逻辑器
件上，实现了RISC和FPGA的完美结合。
本文使用EPXA10芯片，利用片上的ARM微处理器对MPEG-2传输流进行解码，得到必要的解码参数，实现了将传输流分成视频流和音频流的解复用。
EPAX10器件
简要介绍
ALTERA公司的EPXA10器件单片集成了ARM硬核，百万门级的FPGA，以及SDRAM存储器的接口。
它将FPGA和ARM处理器完美结合在一起，是一个典型的SOPC结构。
其中ARM处理器是32位的ARM922T，工作频率可以达到200MHz，具有8K的数据缓存和8K的指令缓存。
通过板上的JTAG接口，可以实现断点调试功能。
片上的百万门级FPGA可用于实现用户自定义的逻辑。
它通过AHB总线和ARM处理器相互连接。
为了更加灵活的使用，FPGA用户自定义逻辑可以定义为主模块(master)，在总线通信时处于发起端;或是定义为从模块(slave)，在总线通信时处于接收端。
FPGA器件内部有3M大小的存储器，同时集成了SDRAM控制器。
在FPGA开发板上可以外接128M的SDRAM，为了便于内部FPGA和外部SDRAM大数据量的交换，用户还可以定义自己的DMA模块，。
基于ARM+FPGA的数字交流伺服驱动器设计
Design of Digital AC Servo Driver Based on ARM and FPGA ZHI Menghui1，2，YIN Quan1，LÜ Songlei2，HUA Qiang2
Abstract: To alleviate the problems of large dispersion，high zero drift and low reliability of analog servo driver，a design scheme of high-performance digital AC servo driver was proposed. In the scheme，the hardware architecture of ARM and FPGA was adopted based on the traditional analog servo driver，and the function and control algorithm of the novel driver were designed combined with the idea of centralized control modularization. This scheme can not only exploit the advantages of digital control in control accuracy and control method to the full，but also ensure the stability of servo driver. The test results show that the AC servo driver based on ARM and FPGA has the characteristics of fast dynamic response，high reliability，good real-time performance and strong anti-interference ability.
详解ARM处理器和FPGA之间的通信技术
详解ARM处理器和FPGA之间的通信技术详解ARM处理器和FPGA之间的通信技术1前言在ARM＋FPGA系统结构中，实现基于ARM的嵌入式处理器和FPGA之间通信最简单的方法就是通过异步串行接口EIARS232C。
考虑选用集成有UART(Universal Asynchronous Receiver / TraNSmitter )控制器的嵌入式处理器(例如，EP7312)，那么嵌入式处理器一侧就具有了利用异步串行接口收、发通信的能力。
然而，FPGA内部并不拥有CPU控制单元，无法处理由UART控制器产生的中断，所以FPGA 一侧不能利用现成的UART控制器构成异步串行接口，必须将UART控制器的功能集成到FPGA内部。
同一个系统中的ARM与FPGA之间属于短距离通信连接，他们之间的异步串行通信并不需要完整的UART功能，那些RS232标准中的联络控制信号线可以省略，仅仅保留收、发数据线和地线，这样给UART功能的FPGA编程实现带来了极大的省略。
嵌入式处理器EP7312带有2个支持异步串行通信RS232的16550类型的UART，UART1不仅有TX，RX，而且支持Modem控制信号，UART2只有标准的TX，RX以及地信号，刚好能够利用UART2与FPGA实现通信。
2简化UART功能的FPGA实现本文将详细地讨论简化UART功能在FPGA中的实现方法。
简单回顾一下异步串行通信的数据格式。
图2表明在异步传送中串行发送一个数据字节的位定时关系(图中没有包括奇偶校验位)。
发送一个完整的字节信息，首先是一个作为起始位的逻辑0位，接着是8个数据位，然后是1个、1＋1/2个或2个停止位逻辑1位，数据线空闲时呈现为高或1状态。
在字符的8位数据部分，先发送数据的最低位，最后发送最高位。
每位持续的时间是固定的，由发送器本地时钟控制，每秒发送的数据位个数，即为波特率。
起始位和停止位起着很重要的作用。
显然，他们标志每个字符的开始和结束，但更重要的是他们使接收器能把他的局部时钟与每个新开始接收的字符再同步。
(整理)FPGA在嵌入式系统中的应用
FPGA在嵌入式系统中的应用随着计算与通信的融合以及广泛的多媒体处理需求，嵌入式系统得到了前所未有的蓬勃发展。
嵌入式系统是以专用芯片为核心的专用系统，其特点是面向用户、面向应用、面向产品，软、硬件量体裁衣，满足行业应用个性化的要求，而这也是FPGA器件的特点。
因此基于FPGA的可配置嵌入式系统开发技术以及相应的片上可编程系统（SOPC）解决方案，不仅可融入微处理器技术、数字信号处理技术、可编程系统级芯片设计和软硬件协同设计技术，还能提供了基于嵌入式智能平台的嵌入式系统的设计方法，还降低了设计难度、缩短了研发周期，必将成为未来的主流趋势之一。
嵌入式系统经历了从单片计算机、工业控制计算机、集中分布式控制系统，进而发展到嵌入式智能平台的几个发展阶段。
从独立单机使用发展到联网设备。
从以模拟电路为主发展到以数字电路为主、数模混合型，进而进入全数字时代。
总的来说，嵌入式系统向着更高性能、更小体积、更低功耗、更廉价、无处不在的方向发展。
嵌入式系统的设计和实现朝着基于芯片，特别是片上可编程系统（SOPC）的方向发展。
从系统对上市时间的要求、可定制特性以及集成度等方面考虑，FPGA在嵌入式系统中获得广泛应用，已经从早期的军事、通信系统等应用扩展到低成本消费电子类等产品中。
目前，FPGA在嵌入式系统中主要有3种使用方式：∙状态机模式：无外设、无总线结构且无实时操作系统，达到最低的成本，常应用于VGA和LCD控制等，满足用户的最基本需求。
∙单片机模式：包括一定的外设，可以利用实时操作系统和总线结构，以中等的成本，达到中等的性能，常用于控制和仪表。
∙定制嵌入模式：高度集成扩充的外设，实时操作系统和总线结构，可达到高性能，常应用于网络和无线通信等。
采用65nm生产工艺之后，FPGA器件处理能力更强，且成本低、功耗少，已取代了相当数量的中小规模ASIC器件和处理器，具备开发片上系统（SOC）的规模和动态可编程的能力，在嵌入式应用领域有明显的优势。
基于ARM和FPGA的嵌入式高速图像采集存储系统.
基于ARM和FPGA的嵌入式高速图像采集存储系统现代化生产和科学研究对图像采集系统要求日益提高。
传统图像采集系统大都是基于PC机上，而在一些特殊的场合，尤其是在实时性要求较高时，普通的PC机显然无法满足应用要求。
文中设计了一种基于ARM和FPGA的嵌入式的图像采集存储系统，可以很好地解决实时的嵌入式图像采集和存储问题。
它主要包括图像采集模块、图像处理模块以及图像存储模块等。
1系统结构及工作原理本系统的结构模型，如图1所示。
图像采集模块负责采集原始图像，并将现代化生产和科学研究对图像采集系统要求日益提高。
传统图像采集系统大都是基于PC机上，而在一些特殊的场合，尤其是在实时性要求较高时，普通的PC机显然无法满足应用要求。
文中设计了一种基于ARM和FPGA的嵌入式的图像采集存储系统，可以很好地解决实时的嵌入式图像采集和存储问题。
它主要包括图像采集模块、图像处理模块以及图像存储模块等。
1 系统结构及工作原理本系统的结构模型，如图1所示。
图像采集模块负责采集原始图像，并将原始图像数据送给FPGA，采用了可编程视频输入处理器SAA7113H。
原始图像数据送到FPGA后，FPGA将原始图像数据暂存于两个SRAM中，系统采用了Alter公司的EPlK30TCl44—3和ICSI公司的IS6LV25616AL。
一帧图像采集完成后，ARM将图像数据通过FPGA取出，进行必要的处理，并形成图片文件存到CF卡中，本系统选用了Philips公司的LPC2214。
图像采集芯片将原始图像数据传到FPGA，FPGA将图像原始数据暂存于SRAMl中，当一帧图像存储完后，下一帧图像数据存于SRAM2中。
同时，将SRAMl中的数据送给ARM，ARM在对原始图像进行必要的处理后，将图像数据以图片文件的方式存储在CF卡中。
这样就实现了嵌入式高速图像采集和存储功能，用户可以很方便地将CF卡上的图片上传到PC机中进行进一步的分析和处理。
2 系统硬件设计2．1 图像采集模块用可编程视频输入处理器SAA7113H进行视频信号处理。
10G EPON完整ASIC芯片解决方案推出
6C ommu nications World Wee k ly新闻关注“政企网客户自身技术力量有限，希望厂商能给他们提供端到端的解决方案，而中兴通讯产品跨度广，经过优化、整合就能出现许多差异化亮点。
”弓月中认为。
“腾云驾‘物’”是中兴的一个新提法，是该公司的战略性方向，也是政企网未来依赖的重要技术领域。
据中兴通讯政企网营销中心技术销售部部长李猛介绍，该公司产品研发体系今年新设一级经营部——云计算&I T 经营部，对云计算进行倾斜投入。
目前中兴通讯的创新体系包含两个重要部分，其一是芯片创新，其中包括云方面的芯片创新；其二就是云计算和IT 创新，而这也将是决定未来五年中兴成就的重要内容。
去年6月该公司推出“彩云”平台，目前其公司内部IT 系统就基于云计算，也正计划与国内几城市合作进行云建设。
弓月中透露说，中兴很快将会有一系列的云方面动作落地，其中既有与运营商相关的，也包含与政企网L INK2010年中兴通讯政企网突破＊突破国家电网调度B 平面市场＊智能电网顺利入围国家电网总部第一次集采，成为第一品牌＊轨道交通市场取得重大突破，中标当年国内最大订单，市场份额持续领先＊中石油信息化基础进入中石油50多家地区公司骨干网建设＊商业市场突破民政部、环境保护部、农业部、商务部等全国骨干项目空白相关的。
“物联网是中兴政企网的新增长点。
”李猛表示。
他还向记者介绍了中兴的一些物联网新项目，如已签下重庆、武汉等城市的智能交通项目；他还透露该公司正与国内几个城市商谈智慧城市项目，涵盖安防、应急、交管、社保等多领域，涉及面非常广。
此外，中兴将加强基础网络等产品的差异化应用功能的研发以提高竞争力。
今年数通、承载、视讯等产品线上一些新产品的规划推出将有助于其在政企网领域取得进一步突破，如今年会推出具有大吞吐量、高包转发率特点的M6000系列电信级路由器新品M6000-ns ，大容量EPON 局端设备C300，第三季度和第四季度将再推出两款“易维”系列交换机等。
赛灵思芯片应用场景
赛灵思芯片应用场景
赛灵思（Xilinx）芯片是一种可编程逻辑设备（FPGA），广
泛应用于各种领域。
以下是赛灵思芯片的几个常见应用场景：
1. 通信与网络：赛灵思芯片可以被用来实现高速数据传输、协议转换、网络交换和路由等功能，适用于通信设备、网络设备以及数据中心。
2. 图像与视频处理：赛灵思芯片的高性能计算能力和并行处理架构，使其成为处理高分辨率图像和视频的理想选择，例如视频编解码、图像处理、计算机视觉等。
3. 人工智能与深度学习：赛灵思芯片的高计算密度和灵活配置能力，适用于大规模并行计算，因此被广泛用于人工智能和深度学习领域，例如神经网络加速、模式识别和自动驾驶等。
4. 工业自动化与控制：赛灵思芯片可以实现基于模型的设计和控制方法，用于工业自动化和控制系统中，例如工厂自动化、机器人控制、智能传感器等。
5. 高性能计算与科学研究：由于赛灵思芯片的可编程性和高计算性能，它被用于高性能计算领域，例如数值模拟、科学计算、天气预报、基因组学研究等。
6. 航空航天与国防：赛灵思芯片的可编程性和高可靠性使其适用于航空航天和国防领域，例如雷达信号处理、导航系统、无人机控制等。
总之，赛灵思芯片的灵活性和可编程性使其在各种应用场景下都具备强大的计算和处理能力，满足不同行业的需求。
基于ARM核嵌入式微处理器的以太网应用,微处理器,嵌入式系统.
基于ARM核嵌入式微处理器的以太网应用，微处理器，嵌入式系统，ARM920T，S3C24101引言随着微电子技术和计算机技术的发展，嵌入式技术得到广阔的发展空间，特别是进入20世纪90年代以来，嵌入式技术的发展和普及更为引人注目，已经成为现代工业控制、通信类和消费类产品发展的方向，在通信领域，众多网络设备如VOIP，WirelessLAN，ADSL等都包含有大量嵌入式技术的成份，广播电视在向数字化的趋势发展，DVB，DAB技术也逐渐在全面推广起来，个人消费类产品，如PDA、数码相机、MP3播放器等产品都离不开嵌入式技术的支1 引言随着微电子技术和计算机技术的发展，嵌入式技术得到广阔的发展空间，特别是进入20世纪90年代以来，嵌入式技术的发展和普及更为引人注目，已经成为现代工业控制、通信类和消费类产品发展的方向，在通信领域，众多网络设备如VOIP，WirelessLAN，ADSL等都包含有大量嵌入式技术的成份，广播电视在向数字化的趋势发展，DVB，DAB技术也逐渐在全面推广起来，个人消费类产品，如PDA、数码相机、MP3播放器等产品都离不开嵌入式技术的支持，嵌入式技术在ATM、可视电话、汽车的ABS等产品中也都有大量的应用，此外，军事领域之中也处处可见嵌入式技术的身影，如单兵信息终端，便携式保密机，战场指挥系统等，可以说，嵌入式系统已经渗透到人们日常生活以至国家安全防御体系之中。
嵌入式技术发展的核心是嵌入式微控制芯片技术的发展，当今微控制芯片功能变得越来越强，种类更为繁多，如MIPS，PowerPC，X86，ARM，PIC等，但这些嵌入式处理器受到价格以及兼容性等因素要求的限制，应用状况有所不同，MIPS和PowerPC处理器市场定位较高，对于成本敏感的应用并不合适，而x86系列处理器要与8068、286、386等保持兼容性，使用相同的指令集，从而限制了CPU系统性能的提高，当今嵌入式领域中使用最为广泛的是基于ARM体系结构的嵌入式处理器，其占据了80％以上的32位嵌入式处理器市场份额，从发展之初至今，ARM公司已经推出ARM7，ARM9，ARM9E，ARM10，SecurCore以及Intel的S tr ongARM和Xscale等一系列的产品。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
论内嵌ARM核的FPGA芯片EPXA10及其在图像驱动和处理方面的应用
摘要：介绍了内嵌ARM核的FPGA芯片EPXA10的主功能特点、内部结构及工作方式，通过其在图像驱动和处理方面的应用，体现了EPX10逻辑控制实现简单、对大量数据做简单处理速度快以及软件编程灵活的特点。
关键词：ARM FPGA EPXA10 图像驱动图像处理
随着亚微米技术的发展，FPGA芯片密度不断增加，并以强大的并行计算能力和方便灵活的动态可重构性，被广泛地应用于各个领域。
但是在复杂复法的实现上，FPGA却远没有32位RISC处理器灵活方便，所以在设计具有复杂算法和控制逻辑的系统时，往往需要RISC和FPGA结合使用。
这样，电路设计的难度也就相应大大增加。
随着第四代EDA开发工具的使用，特别是在IP核产业的迅猛发展下产生的SOPC技术的发展，使嵌入式RISC的通用及标准的FPGA器件呼之欲出。
单片集成的RISC处理器和FPGA大大减小了硬件电路复杂性和体积，同时也降低了功耗、提高了系统可靠性。
Altera公司的EPXA10芯片就是应用SOPC技术，集高密度逻辑（FPGA）、存储器（SRAM）及嵌入式处理器（ARM）于单片可编程逻辑器件上，实现了速度与编程能力的完美结合。
本文所介绍的图像驱动和处理系统正应用了EPX10的这些特点，充分发挥了FPGA逻辑控制实现简单、对大量数据做简单处理速度快的优势以及ARM软件编程灵活的特点。
1 内嵌ARM核的FPGA芯片EPXA10及其主要特点
EPX10单片集成了ARM核、高密度的FPGA、存储器及接和控制模块，不仅简化了ARM与FPGA之间的通讯，也使片外扩展存储器以及和外设通讯变得相对简单；同时通过在FPGA中嵌入各种IP核和用户控制逻辑可以实现各种接口和控制任务。
这样的高度集成化不仅大大加快了ARM与片内各种资源的通讯速度，而且减小了硬件电路的复杂性、体积和功耗，真正实现了SOPC。
EPX10内部结构框图如图1所示，主要分为嵌入式处理器和FPGA两部分。
1.1 嵌入式微处理器ARM922T
EPX10嵌入式处理器部分集成了业界领先的32位ARM处理器（ARM922T），工作频率可达200MHz；支持32位ARMv4T指令集和16位Thumb扩展指令集；具有全性能的内存管理单元以及8K的指令缓存和8K数据缓存，以支持实时操作系统（RTOS）、C语言和汇编语言。
1.2 高密度的FPGA
EPXA10片内FPGA部分具有1000000门可编程逻辑、3MB的内置RAM和512个可供用户使用的I/O管脚，可以通过嵌入各种IP核实现各种标准工业接口（如PCI、USB等）。
1.3 先进的存储支持
EPXA10嵌入式处理器部分集成了256KB单口SRAM和128KB双口SRAM；同时集成了两个先进的存储支持：（1）SDRAM控制器，用于控制单倍速/双倍速不同控制进序来确定的，实现起来非常复杂。
有了SDRAM控制器的支持，只需要在Altera公司提供的EDA开发软件Quartus II中设置好SDRAM工作所需的各种参数，就可以按照直接给出指令、地址和数据的方式对SDRAM进行操作，控制器会自动将各种指令转化成SDRAM所需的工作时序，大大降低了对SDRAM的控制难度。
（2）从FPGA启动。
这种启动方式需要将设计下载到片外E2PROM中，而且设计中可包含FPGA部分的应用。
启动时FPGA为主动
[1] [2] [3] 下一页
，ARM处复位状态，配置完成后，如果有对ARM的应用，则ARM解除复位，执行软件代码；反之，ARM一直处于复位状态。
图3
2 EPXA10的工作方式
EPXA10嵌入式处理器部分提供了两条32位AMBA微控制器总线AHB1、AHB2，分别用于片内各种资源的通讯，如图1所示。
基于AHB1、AHB2总线，EPXA10的工作方式大致可分为三种：（1）ARM作为AHB1总线的主控，直接访问HAB1总线的从属资源。
包括SDRAM控制器、片上SRAM、中断控制器等。
（2）ARM 作为AHB1总线的主控，通过AHB1-2桥访问AHB2总线上的从属资源，包括UART、EBI、SRAM、Stripe-To-PLD桥等，同时通过Stripe-To-PLD桥对FPGA 进行访问和控制。
（3）FPGA通过AHB2的总线主控PLD-To-Stripe桥访问AHB2总线上的从属资源，包括SRAM、SDRAM控制器，UART等。
EPXA10片内集成了软件可编程锁相环路（PLL），为微控制器总线及SDRAM控制器提供了灵活精确的时钟基准。
3 EPXA10在图像驱动和处理方面的应用
本文所述的图像驱动和处理系统主要利用PPGA逻辑控制实现简单、对大量数据做简单处理速度快以及ARM软件编程灵活的特点，系统框图如图2所示。
在
芯片FPGA部分，构造了CMOS驱动模块，驱动CMOS图像传感器使之能够采集图像数据。
然后图像数据经数据接收模块存入片外SDRAM中，并经串口传入PC机，要将图像数据在PC机中显示成图像，还需编写基于CDib类的图像显示程序；同时将图像数据经芯片ARM部分的图像处理算法（本系统采用Sobel 算子）处理，处理后的图像数据才能经串口传给PC机进行显示。
为了验证基于ARM的图像处理算法实现的正确性，还将这一算法在PC机中进行了实现，最后针对同一幅图像，将两种实现的结果进行了比较。
3.1 图像的驱动
3.1.1 CMOS图像传感器的驱动
要使CMOS图像传感器的成像，必须设计正确的驱动时序，包括行同步、列同步、场同步及曝光时间设定等时序。
利用FPGA逻辑编程简单的特点，用硬件描述语言Verilog HDL编程，可在FPGA中实现CMOS图像传感器的驱动时序，该驱动时序的仿真结果如图3所示。
图中，ld_y为行选通信号；ld_x为列选通信号；cal为场选通信号；clk_adc为内部A/D转换器所需的时钟；addr为行列地址线；sys_reset为曝光时间设定信号；s和r为内部放大器选通信号。
3.1.2 图像的采集
CMOS图像传感器输出的信号为数字信号（即数字图像数据），所以图像的采集要通过FPGA中的数据接收模块将图像数据保存到片外SDRAM中。
数据接收模块状态机如图4所示。
标志Flag为1，开始采集数据。
因为CMOS图像传感器在每个A/D转换时钟周期输出一个数据（如图3所示），接收模块也相应地设计成一个时钟接收周期接收一个数据（Burst状态），这样就发挥了FPGA 对大量数据处理速度快的优势。
上一页[1] [2] [3] 下一页
3.1.3 图像的显示
ARM将SDRAM中的图像数据经串口传给计算机，在计算机中用VC++语言编写串口协议和图像显示程序，将CMOS图像传感器采集到图像显示在屏幕上，以便于监测验证。
3.2 图像的处理
本系统采用的图像处理算法基于Sobel边缘检测算子。
图像的边缘是由灰度不连续性所反映的，是的最基本信息。
边缘检测算子检查每个像素的的领域并对灰度变化率进行量化，也包括方向的确定，大多数使用基于方向导数掩模求卷积的方法。
就sobel算子而言，如图55所示，采用了两个3×3卷积核形成边缘算子模板，紧邻中心像素的像素有4个，和中心像素成斜对角的像素也有4个，距离中心素近的模板值的系数为2，成斜对角的比较远，所以其系数为1，该系数反映了这样一点：领域对当前像素的灰度梯度的影响程度越近影响越大，越远影响越小。
图像中的每个点都用这两个核做卷积，一个核对垂直边缘响应最大，而另一个核对水平边缘响应最大，两个卷积的最大值作为该点的输出位，反映了当前位置灰度梯度（图像边缘）的主要方向和大小。
运算结果反馈了一幅边缘幅度图像。
因为拍摄的图像边1024×1024，采用的Sobel算子为3×3模板，所以图像周边的一圈像素（第1行、第1024行、第1列、第1024列）保持原灰度值。
在图像的第2行2列到1023行1023列的范围内，用图5所示的算子模板进行扫描计算，即当前像素和与当前像素相邻的8个像素，分别与模板中位置相应的8个系数相乘，累加这9个乘积结果，就得到针对某一方向的灰度梯度。
比较两个方向的计算结果，取量大者作为当前位置的灰度梯度。
图7为图6经过Sobel算子进行边缘提取后得到的图像。
该算法在ARM中是基于C 语言实现的，体现了ARM软件编程灵活的特点。
3.3 试验结果
图6是成功驱动CMOS图像传感器后拍摄的景物图像，可见图像非常清晰。
本文介别针对Soble算子进行了基于PC机和基于ARM的实现，图7为图6经过ARM中的Sobel算子的边缘提取结果，图8为图6经过PC机中Sobel算子的边缘提取结果，图9为图7和图8逐像素的比较结果。
可见两种实现方法得到的结果完全一致，说明了基于ARM的Sobel算子的实现是正确的。
上述驱动和处理系统如果仅用FPGA来实现，算法部分的实现会比较复杂；如果仅用ARM来实现，驱动时序的设计也会非常困难。
面采用内嵌ARM核的FPGA芯片EPXA10，单片就实现了上述系统，大大减小了设计的难度和电路的
复杂性，同时也减小了硬件电路的体积和功耗，在系统小型化方面有着独特的优势。
由于EPXA10集成了先进的ARM922T处理器器以及高密度的FPGA，所以在不增加体积和改进硬件电路的情况下，可以实现更加复杂的图像处理算法和硬件控制逻辑设计，具有很强的系统扩展潜力。
这种嵌入式方案必将成为集成电路的发展趋势，将会在未来较短的时间里得到快速的发展。
</p
上一页[1] [2] [3]。