数字锁相环
数字锁相环

摘要本设计是在FPGA上设计数字锁相环。
选用的是ALTERA公司开发的的QuartusⅡ7.0作为软件开发平台,采用自上而下的设计方法,将数字锁相环(DPLL)分成了鉴相器(DPD)模块,数字环路滤波器(DLP)模块,数控振荡器(DCO)模块和除N分频。
最后将用VHDL语言编写好的程序通过QuartusⅡ7.0软件仿真,验证设计的正确性。
关键词:数字鉴相器(DPLL),数字环路滤波器(DLP),数字压控振荡器(DCO),除N分频计数器;VHDL.。
Digital Phase-Locked LoopAbstract:This design is designed in the FPGA digital phase-locked loop. ALTERA selection is developed in the Quartus Ⅱ7.0 as a software development platform, using top-down design method, digital PLL (DPLL) is divided into a phase detector (DPD) module, digital loop filter (DLP ) module, numerical controlled oscillator (DCO) module and inter-N frequency. Finally a good use of VHDL language program through the Quartus Ⅱ 7.0 software simulation, design verification.Keywords:digital phase detector (DPLL), digital loop filter (DLP), Digital voltage controlled oscillator (DCO), except N frequency Counter;VHDL。
位同步数字锁相环的原理与应用

位同步数字锁相环的原理与应用数字锁相环(Digital Phase-Locked Loop,DPLL)是一种用于同步信号的控制系统。
位同步数字锁相环(Bit Synchronous Digital Phase-Locked Loop)是一种特殊类型的数字锁相环,它主要用于数据通信领域中的时钟恢复和数据恢复。
在数字通信中,时钟信号的同步非常重要。
传输过程中,由于信号经过传输介质会受到噪声、衰减等因素的影响,导致时钟信号的相位和频率发生偏移。
为了恢复信号的正确时钟,就需要使用位同步数字锁相环。
位同步数字锁相环的原理基于相位比较器和数字控制环路。
首先,接收到的信号经过采样,然后由相位比较器将采样的信号与本地时钟信号进行相位比较。
相位比较器输出的误差信号经过数字控制环路进行滤波和调整,最后控制本地时钟信号的相位和频率,使其与接收到的信号保持同步。
位同步数字锁相环广泛应用于数字通信领域中的解调器和调制器设计。
在解调器中,位同步数字锁相环用于恢复接收信号的时钟,确保数据的正确接收。
在调制器中,位同步数字锁相环用于生成发送信号的时钟,确保数据的正确发送。
位同步数字锁相环的应用不仅限于数字通信领域。
它还被广泛应用于数字音频设备、数字视频设备以及其他需要对时钟信号进行同步的领域。
在数字音频设备中,位同步数字锁相环用于恢复音频信号的时钟,确保音频数据的正确传输。
在数字视频设备中,位同步数字锁相环用于恢复视频信号的时钟,确保视频数据的正确显示。
位同步数字锁相环的优点在于精度高、稳定性好、抗干扰能力强。
相对于传统的模拟锁相环,位同步数字锁相环具有更高的抗噪声和抗干扰能力。
同时,由于数字控制环路的设计和实现较为灵活,位同步数字锁相环的性能可以根据具体应用需求进行优化。
位同步数字锁相环是一种用于同步信号的控制系统,广泛应用于数字通信、数字音频、数字视频等领域。
它的原理基于相位比较器和数字控制环路,通过比较相位误差来控制本地时钟的相位和频率,使其与接收到的信号保持同步。
数字锁相环基础知识

数字锁相环基础知识数字锁相环(Digital Phase-Locked Loop,简称DPLL)是一种广泛应用于通信系统、数字信号处理和时钟同步等领域的数字电路技术。
它通过对输入信号进行数字化处理,实现锁定输入信号的相位和频率,从而实现信号的同步和解调。
数字锁相环的基本原理是将输入信号与本地参考信号进行比较,通过调整本地参考信号的相位和频率,使得输入信号与本地参考信号保持同步。
为了实现这一目标,数字锁相环通常由相位检测器、数字控制环路滤波器、数字控制振荡器和数字控制频率合成器等组成。
相位检测器负责测量输入信号和本地参考信号之间的相位差。
常见的相位检测器有边沿检测器和乘法器相位检测器等。
边沿检测器通过测量输入信号和本地参考信号之间的边沿时间差来计算相位差;乘法器相位检测器通过将输入信号和本地参考信号相乘,得到一个与相位差成正比的输出。
接着,数字控制环路滤波器对相位差进行滤波处理,以获得平滑的控制信号。
常见的数字控制环路滤波器有积分环路滤波器和二阶锁相环滤波器等。
积分环路滤波器通过积分相位差来获得控制信号;二阶锁相环滤波器通过对相位差进行二阶滤波,提高了系统的稳定性和抗干扰能力。
然后,数字控制振荡器根据控制信号调整本地参考信号的相位和频率。
数字控制振荡器通常由数字控制调节器和数字控制振荡器组成。
数字控制调节器根据控制信号调节数字控制振荡器的频率,从而实现对本地参考信号频率的精确控制。
数字控制频率合成器根据数字控制振荡器的输出信号生成输出信号。
数字控制频率合成器通常由数字控制振荡器和数字控制调制器组成。
数字控制振荡器通过输出参考信号的频率来控制数字控制调制器的频率,从而实现对输出信号频率的精确合成。
数字锁相环具有很多优点。
首先,它可以实现高精度的相位和频率锁定,对于要求高精度同步的应用非常有用。
其次,数字锁相环具有较高的稳定性和抗干扰能力,可以有效抑制噪声和干扰信号。
此外,数字锁相环还具有灵活性强、可编程性好等特点,可以根据不同的应用需求进行灵活配置和调整。
《数字锁相环》PPT课件

1所示,它由A/D、数字计算器和D/A三部分组成。
图7-11 数字环路滤波器一般形式
•
3. 数字压控振荡器(DCO)数字压控振荡器的基本组成如图7-13所示。它由频
率稳定的信号钟、计数器与比较器组成,其输出是一取样脉冲序列,脉冲周期受数字
环路滤波器送来的校正电压控制。前一个取样时刻的校正电压将改变下一个取样
时刻的脉冲时间的位置。DCO在环路中又被称为本地受控时钟或本地参考时钟信
号。
图7-12 数字环路滤波器的模拟实现形 式
图7-13 数字压控振荡器的基本组成方 案
•
数字压控振荡器的含义可用数学式子表示。对于第k个取样周期Tk,有
•
式中T0/N为DCO周期相对于中心周期To变化的最小单位。当无控制时,y k-1=0
•
若要设计一个受350MHz时钟控制的DCO,而为得到小于7.5°的环路量化相差,
输入信号最高工作频率fo应按下式计算:
2 360o fo 7.5o
N
fc
fo
7.5o 360o
fc
7.5o 360o
350
7.29MHz
第2节 位同步数字环实例
•
上述四种类型数字锁相环都可实现FM解调、位同步提取等功能。对于位同步提
•
二、环路位同步原理
•
图7-18为图7-16方案内各点的波形图,这里为分析简便,以均匀变换的数字脉
很大影响。
图7-1 数字锁相环一般组 成
•
1. 触发器型数字锁相环(FF—DPLL)该环路利用一双稳态触发器作数字鉴相器,
其状态分别受输入信号与本地受控时钟信号的正向过零点触发,产生的置位与复位脉
冲状态变化之间间隔就反映着两信号之间相位误差。
数字锁相环原理

数字锁相环原理数字锁相环(Digital Phase-Locked Loop,简称数字PLL)是一种广泛应用于通信、控制系统中的数字信号处理器。
它可以实现信号的频率和相位同步,对于数字通信系统中的时钟恢复、频率合成、信号解调等功能起着至关重要的作用。
本文将介绍数字锁相环的基本原理及其在通信系统中的应用。
数字锁相环由相位比较器、数字控制振荡器(DCO)、数字滤波器和锁定检测器组成。
其中,相位比较器用于比较输入信号和反馈信号的相位差,产生一个误差信号;数字控制振荡器根据误差信号调整输出频率;数字滤波器用于滤除噪声和抖动;锁定检测器用于检测数字锁相环是否已经锁定。
数字锁相环的工作原理可以简单描述为,首先,输入信号经过频率除法器和相位频率检测器,产生一个误差信号;然后,误差信号经过数字滤波器滤除噪声,再经过数字控制振荡器产生输出信号;最后,输出信号经过反馈回到相位比较器,形成闭环控制。
在闭环控制下,数字锁相环可以实现输入信号和输出信号的频率和相位同步。
数字锁相环在通信系统中有着广泛的应用。
在数字调制解调中,数字锁相环可以实现信号的时钟恢复和频率合成,保证接收端对发送端信号的准确解调;在频率合成器中,数字锁相环可以实现高稳定性的频率合成,满足通信系统对频率精度的要求;在通信系统中,数字锁相环还可以用于时钟同步和信号重构等功能。
总之,数字锁相环作为一种重要的数字信号处理器,在通信系统中有着广泛的应用。
它通过闭环控制实现输入信号和输出信号的频率和相位同步,保证了通信系统的稳定性和可靠性。
随着通信技术的不断发展,数字锁相环的应用范围将会更加广泛,对于提高通信系统的性能起着至关重要的作用。
通过本文的介绍,相信读者对数字锁相环的原理及其在通信系统中的应用有了更深入的了解。
数字锁相环作为一种重要的数字信号处理器,其原理简单而又实用,对于提高通信系统的性能有着重要的意义。
希望本文能对读者有所帮助,谢谢阅读!。
第7章数字锁相环

《锁相技术》
第7章 数字锁相环
3.过零检测式数字锁相环(ZC-DPLL)环路用本地受 控时钟脉冲对输入信号的过零点抽样,非零的实际抽 样值大小就反映着相位误差,用该相位误差来调节本 地时钟信号的相位。
2 (rad )
(7-2)
N
《锁相技术》
第7章 数字锁相环
所以N是表示2π弧度内相位受控变化大小的一个量, 也叫做模2π内状态数。这就是说,数字压控振荡器输出 脉冲的瞬时相位θo(k),在2π弧度内只能以Δ或其倍数离 散地变化。显然,在这里To/N=Tc,Tc为信号钟的周期。因 此有
N To Tc
《锁相技术》
第7章 数字锁相环 《锁相技术》
第7章 数字锁相环
由于鉴相器输出是二值脉冲,常后接一种序列滤波 器来平滑其中的起伏,消除噪声起伏造成的环路误动作 比较方便。有两种形式序列滤波器,一种叫“N先于M” 滤波器。如图7-9所示;另一种叫“随机徘徊”滤波器, 如图7-10所示。
《锁相技术》
第7章 数字锁相环
第7章 数字锁相环
(3) 过零取样鉴相器。这种鉴相器有两种形式,一 种是正过零点取样,如图7-5所示。这种正过零点取样 鉴相器是所有数字鉴相器中最简单的,而且易于实现。 另一种则在正负过零点都取样,如图7-6所示。
《锁相技术》
第7章 数字锁相环
图7-4 用于FM解调的NR-DPLL组成方案 《锁相技术》
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-7 简单二元鉴相器
数字锁相环的工作原理

数字锁相环的工作原理数字锁相环啊,可是个超有趣又很有技术含量的东西呢。
数字锁相环主要由鉴相器、环路滤波器和数控振荡器这几个部分组成。
鉴相器啊,它的作用可大了。
它是用来比较输入信号和数控振荡器输出信号的相位差的。
你想啊,就好像是在给两个小伙伴做比较,看看他们在相位这个方面到底有多少不一样的地方呢。
当输入信号和数控振荡器的输出信号进来之后啊,鉴相器就会根据它们的相位关系产生一个误差信号。
这个误差信号可就像是一个小提示,告诉整个系统啊,这两个信号在相位上有点偏差了呢。
接着就是环路滤波器啦。
环路滤波器拿到鉴相器给出的误差信号后啊,就开始对这个信号进行处理。
它可不是简单地把这个信号直接传递下去哦,而是会按照一定的规则对这个信号进行滤波啊。
这就好比是把一些不需要的杂质给去掉,只留下对调整有用的信息。
经过环路滤波器处理后的信号就变得更加纯净、更加适合用来做后续的操作啦。
最后就是数控振荡器啦。
数控振荡器在收到环路滤波器处理后的信号之后啊,就会根据这个信号来调整自己的输出频率和相位呢。
它就像是一个很听话的小助手,根据得到的指令来改变自己的输出,目的就是要让自己输出的信号和输入信号在相位上尽可能地接近。
这样不断地调整、比较、再调整的过程啊,就使得整个数字锁相环能够稳定地工作啦。
在整个数字锁相环的工作过程中啊,这几个部分相互配合、相互影响。
鉴相器不停地检测相位差,环路滤波器不断地优化误差信号,数控振荡器持续地调整输出,这样的一个循环往复的过程啊,就使得数字锁相环能够实现对输入信号的相位锁定。
比如说在通信系统中啊,数字锁相环就可以用来从接收到的信号中提取时钟信号。
这多厉害呀,它就像是一个精准的小工匠,能够在众多的信号当中找到自己想要的时钟信号,为通信系统的正常运行提供了很大的保障呢。
而且啊,数字锁相环在很多其他的领域也有广泛的应用,像在雷达系统中可以用来进行信号的处理和跟踪,在音频处理中也能够起到稳定频率等重要的作用。
pll数字锁相环原理

1引言锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路,即系统进入锁定状态(或同步状态)后,震荡器的输出信号与系统输入信号之间相差为零,或者保持为常数。
传统的锁相环各个部件都是由模拟电路实现的,一般包括鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)三个环路基本部件。
随着数字技术的发展,全数字锁相环ADPLL(AllDigital Phase-Locked Loop)逐步发展起来。
所谓全数字锁相环,就是环路部件全部数字化,采用数字鉴相器、数字环路滤波器、数控振荡器构成锁相环路,并且系统中的信号全是数字信号。
与传统的模拟电路实现的锁相环相比,由于避免了模拟锁相环存在的温度漂移和易受电压变化影响等缺点,从而具备可靠性高、工作稳定、调节方便等优点。
全数字锁相环的环路带宽和中心频率编程可调,易于构建高阶锁相环,并且应用在数字系统中时,不需A/D及D/A转换。
在调制解调、频率合成、FM立体声解码、图像处理等各个方面得到广泛的应用。
随着电子设计自动化(EDA)技术的发展,可以采用大规模可编程逻辑器件(如CPLD或FPGA)和VHDL语言来设计专用芯片ASIC和数字系统。
本文完成了全数字锁相环的设计,而且可以把整个系统嵌入SoC,构成片内锁相环。
2全数字锁相环的体系结构和工作原理74XX297是出现最早,应用最为广泛的一款全数字锁相环,在本文中以该芯片为参考进行设计、分析。
ADPLL基本结构如图1所示,主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器4部分构成。
K变模计数器和脉冲加减电路的时钟分别为M fc和2Nfc。
这里fc是环路中心频率,一般情况下M和N都是2的整数幂。
2.1鉴相器常用的鉴相器有两种类型:异或门(XOR)鉴相器和边沿控制鉴相器(ECPD)。
异或门鉴相器比较输入信号Fin相位和输出信号Fout相位之间的相位差θe,并输出误差信号Se作为K变模可逆计数器的计数方向信号。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第7章 数字锁相环
第1节 全数字环概述 第2节 位同步数字环实例 第3节 ZC1—DPLL的原理与性能 第4节 单片集成全数字锁相环
《锁相技术》
第7章 数字锁相环
第1节 全数字环概述
一、一般构成与分类 全数字环一般组成如图7-1所示。 它由数字鉴相器、 数字滤波器与数字压控振荡器(DCO)三个数字电路部 件组成。其中数字鉴相器有多种样式,样式不同对环 路性能有很大影响。
《锁相技术》
第7章 数字锁相环
3.过零检测式数字锁相环(ZC-DPLL)环路用本地受 控时钟脉冲对输入信号的过零点抽样,非零的实际抽 样值大小就反映着相位误差,用该相位误差来调节本 地时钟信号的相位。
4.超前滞后型数字锁相环(LL-DPLL)这种锁相环的 鉴相器将逐周地比较输入信号与本地时钟信号的相位, 根据相位的超前或滞后输出相应的超前或滞后脉冲, 用变换成加脉冲或减脉冲,对应地调节本地时钟相位。
(7-3)
《锁相技术》
第7章 数字锁相环
第7章 数字锁相环
《锁相技术》
图7-2 触发器型鉴相器
第7章 数字锁相环
(2) 奈奎斯特速率抽样鉴相器。该型鉴相器组成如 图7-3所示。模数变换器(A/D)的抽样率按带通信号的取 样定理选择,以使取样后信号含有充分的输入信号相 位信息。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-3 奈奎斯特速率抽样鉴相器
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-1 数字锁相环一般组成
第7章 数字锁相环
1. 触发器型数字锁相环(FF—DPLL)该环路利用一双 稳态触发器作数字鉴相器,其状态分别受输入信号与本 地受控时钟信号的正向过零点触发,产生的置位与复位脉 冲状态变化之间间隔就反映着两信号之间相位误差。
2. 奈奎斯特型数字锁相环(NR—DPLL)在输入信号进 入数字鉴相器之前,先以奈奎斯特速率(固定速率的时钟 脉冲)进行抽样,然后再与本地受控时钟信号进行数字相 乘,产生数字式相位误差。
第7章 数字锁相环
《锁相技术》
图7-5 正过零取样鉴相器
第7章 数字锁相环
《锁相技术》
图7-6 双向过零取样鉴相器
第7章 数字锁相环
(4)超前滞后取样鉴相器。图7-7是用一个简单二元 鉴相器表的这种鉴相器。通过输入信号与本地参考 信号(或受控钟脉冲信号)之间比相,形成超前或滞后脉 冲输出。超前脉冲意味着本地参考信号相位落后,θe>0, 故超前脉冲作用将使本地参考信号相位提前;滞后脉冲 表示θe<0,其作用是使本地参考信号相位推后。
第7章 数字锁相环
(3) 过零取样鉴相器。这种鉴相器有两种形式,一 种是正过零点取样,如图7-5所示。这种正过零点取样 鉴相器是所有数字鉴相器中最简单的,而且易于实现。 另一种则在正负过零点都取样,如图7-6所示。
《锁相技术》
第7章 数字锁相环
图7-4 用于FM解调的NR-DPLL组成方案 《锁相技术》
2 (rad )
(7-2)
N
《锁相技术》
第7章 数字锁相环
所以N是表示2π弧度内相位受控变化大小的一个量, 也叫做模2π内状态数。这就是说,数字压控振荡器输出 脉冲的瞬时相位θo(k),在2π弧度内只能以Δ或其倍数离 散地变化。显然,在这里To/N=Tc,Tc为信号钟的周期。 因此有
N To Tc
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-11 数字环路滤波器一般形式
第7章 数字锁相环
3. 数字压控振荡器(DCO)数字压控振荡器的基本组 成如图7-13所示。它由频率稳定的信号钟、计数器与 比较器组成,其输出是一取样脉冲序列,脉冲周期受数字 环路滤波器送来的校正电压控制。前一个取样时刻的 校正电压将改变下一个取样时刻的脉冲时间的位置。 DCO在环路中又被称为本地受控时钟或本地参考时钟 信号。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-7 简单二元鉴相器
第7章 数字锁相环
图 7-8 上 的 中 相 积 分 — 抽 样 — 清 除 电 路 是 用 来 判 断 DCO输出与码元转换边沿之间相位关系的。例如,中相 积分区间跨在从正到负的两个码元之间,而积分结果为 正,说明DCO时钟超前;积分结果为负,说明DCO时钟滞 后;积分结果为零,相位准确对准。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-12 数字环路滤波器的模拟实现形式
第7章 数字锁相环
图7-13 数字压控振荡器的基本组成方案 《锁相技术》
第7章 数字锁相环
数字压控振荡器的含义可用数学式子表示。对于
第k个取样周期Tk,有
Tk
To
To N
yk 1
(7-1)
式中T0/N为DCO周期相对于中心周期To变化的最 小 单 位 。当无控制时 ,y k-1=0,Tk=To;有控制时周期以 ±To/N 或 其 倍 数 的 量 相 对 于 T 。 作 阶 跃 式 的 改 变 。 与 To/N相对应的相位改变量为
《锁相技术》
图7-9 “N先于M”序列滤波器
第7章 数字锁相环
《锁相技术》
图7-10 随机徘徊序列滤波器
第7章 数字锁相环
2. 数字环路滤波器数字环中使用的数字环路滤波 器与模拟环中使用的环路滤波器作用一样,都对噪声 及高频分量起抑制作用,并且控制着环路相位校正的 速度与精度。适当选择滤波器参数,可以改善环路的 性能。一般构成形式如图7-11所示,它由A/D、数字计 算器和D/A三部分组成。
《锁相技术》
第7章 数字锁相环
二、数字环部件电路与原理 下面介绍上述4类数字环中比较典型的部件电路及 其工作原理。 1. 数字鉴相器 (1)触发器型鉴相器。图7-2是该型鉴相器的组成示 意图。当检测到输入信号正向过零点时,触发器置 “1”,而本地参考信号的正向过零点使触发器置“0” 复位。
《锁相技术》
《锁相技术》
第7章 数字锁相环 《锁相技术》
第7章 数字锁相环
由于鉴相器输出是二值脉冲,常后接一种序列滤波 器来平滑其中的起伏,消除噪声起伏造成的环路误动作 比较方便。有两种形式序列滤波器,一种叫“N先于M” 滤波器。如图7-9所示;另一种叫“随机徘徊”滤波器, 如图7-10所示。
《锁相技术》
第7章 数字锁相环