中山学院-集成电路工艺基础-2011-A试题卷
2011级微电子工艺学试卷(A卷)参考答案
同时，通过减小源漏区的结深，抑制短沟效应。
(√)10、CMOS中，阱可为单阱(single well)、双阱(twin well)或是倒退阱(retrograde well)。
单阱工艺有一些缺点，如要达到2～3μm的深度，需要超过1050ºC的高温及长达8h的扩散时间。
这种工艺中，表面掺杂浓度最高，掺杂浓度随着深度递减。
为了降低工艺温度和时间，可利用高能离子注入将离子直接注入到想要的深度而不需通过表面扩散。
深度由离子注入的能量来决定，因此可用不同的注入能量来设计不同深度的阱。
阱中的杂质浓度峰值位于硅衬底表面，因而被称为倒退阱。
(×)二、在给出的选项中选择一个正确的序号填在题后括号中。
(每小题2分，共20分)1、德州仪器公司的科学家被视为微电子时代的先行者之一。
他发明了第一块单片集成电路，为半导体器件的微型化和集成化奠定了基础，目前这个趋势仍然在继续。
因在发明集成电路方面所取得的成就，他于2000年获得诺贝尔物理奖。
(D)A. Gordon MooreB. Robert NoyceC. William ShockleyD. Clair Kilby2、热氧化制备SiO2层时，在氧化气氛中加入氯可以使SiO2的质量得到很大改善，并可以增大氧化速率。
氯的作用主要有以下方面：钝化可动离子，特别是钠离子；增加硅中少数载流子的寿命；减少中的缺陷，提高了抗击穿能力；降低界面态密度和固定电荷密度；。
(D)A. 减少界面陷阱电荷B. 减少氧化层固定电荷C. 减少热载流子效应D. 减少硅中的堆积层错3、传统的隔离工艺有一些缺点，使得其不适合于深亚微米(小于0.25μm)工艺。
硅的高温氧化与长氧化时间造成用于沟道阻断的注入离子(对n沟道MOSFET而言，通常为硼)侵入有源区域并导致阈值电压V T偏移。
因此，横向氧化会导致有源区域的面积减小。
此外，在亚微米隔离间隔中，场氧化层的厚度明显小于生长在宽间隔中的场氧化层。
集成电路制造考核试卷
B. 大电流
C. 高效率
D. 小尺寸
( )
18. 以下哪些是集成电路测试的主要方法？
A. 功能测试
B. 参数测试
C. 热测试
D. 机械测试ຫໍສະໝຸດ ( )19. 以下哪些应用领域对集成电路的功耗要求较高？
A. 移动通信
B. 服务器
C. 智能家居
D. 可穿戴设备
( )
20. 以下哪些技术可用于提高集成电路的频率性能？
2. 在CMOS技术中，P型MOSFET和N型MOSFET的尺寸应该是相同的。（ ）
3. 集成电路的封装类型不会影响其性能。（ ）
4. 介电常数越高的材料，其电容值越小。（ ）
5. 在集成电路设计中，信号的频率越高，对电路的热性能影响越大。（ ）
6. 散热设计是提高集成电路可靠性的重要因素之一。（ ）
B. 铜Cu
C. 铝Al
D. 钨W
( )
2. 在集成电路制造过程中，光刻技术的主要作用是什么？
A. 去除多余杂质
B. 形成电路图案
C. 进行蚀刻
D. 提高电子迁移率
( )
3. 以下哪个不属于集成电路的制造工艺？
A. 光刻
B.蚀刻
C. 射频
D. 化学气相沉积
( )
4. CMOS技术中，P型MOSFET与N型MOSFET的比例通常为：
A. 驱动能力
B. 传输速率
C. 功耗
D. 所有上述选项
( )
8. 以下哪种技术常用于减少集成电路中的电源噪声？
A. 电源去耦
B. 射频干扰抑制
C. 差分信号传输
D. 所有上述选项
( )
9. 在集成电路设计中，以下哪个因素对信号完整性影响最大？
集成电路设计原理考核试卷
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC
2010-2011第二学期A卷参考答案及评分标准
安徽大学2010—2011学年第 2学期《 集成电路原理 》（A 卷）考试试题参考答案及评分标准一、简答题（每小题3分，共30分）1. 逻辑综合包括那几步？答：转换（1分）、逻辑优化（1分）和映射（1分）三步。
2. 等比例缩小有几类？答：恒定电场（CE ）等比例缩小定律（1分）、恒定电压（CV ）等比例缩小定律（1分）和准恒定电场（QCE ）等比例缩小定律（1分）。
3. 什么是鸟嘴效应？答：在场区氧化过程中（1分），氧也会通过氮化硅边缘向有源区侵蚀，在有源区边缘形成氧化层，伸进有源区的这部分氧化层被形象地称为鸟嘴（1分），它使实际的有源区面积比版图设计的面积缩小（1分）。
4. 什么是闩锁效应？答：在CMOS 芯片中（1分），在电源VDD 和地线GND 之间由于寄生的PNP 和NPN 双极性BJT 相互影响而产生的一低阻抗通路（1分），它的存在会使VDD 和GND 之间产生大电流，从而破坏芯片或者引起系统错误（1分）。
5. CMOS 反相器的上升时间、下降时间和传输延迟时间的定义是什么？答：上升时间r t 是输出从DD V 1.0上升到DD V 9.0所需要的时间（1分）；下降时间f t 是输出从DD V 9.0下降到DD V 1.0所需要的时间（1分）；pHL t 表示从输入信号上升边的50%到输出信号下降边的50%所经过的延迟时间，也叫做输出从高向低转换的传输延迟时间，pLH t 表示从输入信号下降边的50%到输出信号上升边的50%所经过的延迟时间，也叫做输出从低向高转换的传输延迟时间（1分）。
6. 版图的检查包括哪些内容？版图的检查包括： 设计规则检查（Design Rule Check ，DRC ）（1分）； 版图和电路图的一致性检查（Layout Versus Schematic ，LVS ）（1分）；版图寄生参数提取（Layout Parasitic Extraction ，LPE ）和 后仿真。
专升本《集成电路工艺技术基础》_试卷_答案
专升本《集成电路工艺技术基础》一、（共34题,共150分）1. 恒定电场条件下，按照微电子工艺下器件的等比例缩小原则，若器件的几何尺寸等比例缩小k倍，则衬底掺杂浓度N应该________k倍，电压Vdd应该________k倍，芯片密度则提高________ 倍。
（6分）.标准答案：1. 提高;2. 缩小;3. k2;2. 拉制单晶的过程包括________、________、________、________、________及________。
（12分）.标准答案：1. 熔硅;2. 引晶;3. 收颈;4. 放肩;5. 等径生长;6. 收晶。
;3. 影响氧化速率的因素有________、________、________、________及________等。
（10分）.标准答案：1. 温度;2. 压强;3. 晶向;4. 掺杂浓度;5. 杂质类型（掺氯）; 4. 掺杂是指在衬底选择区域掺入定量杂质，包括________________和________________两项工艺。
（4分）.标准答案：1. 扩散掺杂;2. 离子注入掺杂;5. 从机理上分析，可以将整个溅射分解为四个过程，分别是________________________________、________________________________、________________________________及________________________________。
（8分）.标准答案：1. 等离子体产生过程;2. 离子轰击靶过程;3. 靶原子气相输入过程;4. 沉积成膜过程;6. 硅单晶氧化速度最快的晶向是____________________。
（2分）.标准答案：1. （111）;7. 半导体工艺中Si3N4一般采用____________进行腐蚀，而SiO2则一般采用____________进行腐蚀，Si则一般采用____________和____________进行腐蚀。
集成电路工艺考试题
一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。
（2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜(3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。
(4)蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。
(5)替位式扩散：占据晶格位置的外来原子称为替位杂质。
只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。
(7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。
(8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。
(9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。
当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。
假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。
(10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。
二、简述题1、简述两步扩散的含义与目的。
答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。
电子与通信技术：集成电路工艺原理考试试题(题库版)
电子与通信技术：集成电路工艺原理考试试题（题库版）1、判断题对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。
正确答案：错2、判断题虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作p（江南博哥）n结，取而代之的是离子注入。
正确答案：对3、判断题人员持续不断地进出净化间，是净化间沾污的最大来源。
正确答案：对4、问答题倒装焊芯片凸点的分类、结构特点及制作方法？正确答案：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。
先整体形成UBM层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。
电镀形成了厚的凸点。
印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。
印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。
可用Au丝线或者Pb基的丝线。
化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。
5、问答题简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。
正确答案：在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。
A.关于ECMP（电化学机械研磨方法），其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。
从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。
但是，ECMP的必要条件是底座盘应具备导电性。
B.关于电解研磨ECP方法，利用电镀的逆反应。
从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。
C.关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法实现的。
集成电路基础知识单选题100道及答案解析
集成电路基础知识单选题100道及答案解析1. 集成电路的英文缩写是（）A. ICB. CPUC. PCBD. ROM答案：A解析：集成电路的英文是Integrated Circuit，缩写为IC。
2. 以下不属于集成电路制造工艺的是（）A. 光刻B. 蚀刻C. 焊接D. 扩散答案：C解析：焊接通常不是集成电路制造的核心工艺，光刻、蚀刻和扩散是常见的制造工艺。
3. 集成电路中，负责存储数据的基本单元是（）A. 晶体管B. 电容器C. 电阻器D. 触发器答案：D解析：触发器是集成电路中用于存储数据的基本单元。
4. 以下哪种材料常用于集成电路的制造（）A. 玻璃B. 塑料C. 硅D. 铝答案：C解析：硅是集成电路制造中最常用的半导体材料。
5. 集成电路的发展遵循（）定律A. 摩尔B. 牛顿C. 爱因斯坦D. 法拉第答案：A解析：集成电路的发展遵循摩尔定律。
6. 集成电路封装的主要作用不包括（）A. 保护芯片B. 散热C. 提高性能D. 便于连接答案：C解析：封装主要是保护、散热和便于连接，一般不能直接提高芯片的性能。
7. 在数字集成电路中，逻辑门是由（）组成的A. 二极管B. 三极管C. 场效应管D. 晶闸管答案：C解析：场效应管常用于数字集成电路中构成逻辑门。
8. 以下哪种集成电路属于模拟集成电路（）A. 微处理器B. 计数器C. 放大器D. 编码器答案：C解析：放大器属于模拟集成电路，其他选项通常属于数字集成电路。
9. 集成电路的集成度是指（）A. 芯片面积B. 晶体管数量C. 工作频率D. 功耗答案：B解析：集成度通常指芯片上晶体管的数量。
10. 集成电路设计中，常用的硬件描述语言有（）A. C 语言B. Java 语言C. VerilogD. Python 语言答案：C解析：Verilog 是集成电路设计中常用的硬件描述语言。
11. 以下关于集成电路测试的说法错误的是（）A. 可以检测芯片的功能是否正常B. 可以提高芯片的可靠性C. 测试只在生产完成后进行D. 有助于筛选出不合格的芯片答案：C解析：集成电路测试在生产过程的多个阶段都可能进行，不只是在生产完成后。
集成电路理论知识试卷
XXX 职业技能鉴定中心题库集成电路芯片制造工艺员 XXX 工理论知识试卷注 意 事 项 1、考试时间：120分钟。
2、请首先按要求在试卷的标封处填写您的姓名、准考证号和所在单位的名称。
3、请仔细阅读各种题目的回答要求，在规定的位置填写您的答案。
4、不要在试卷上乱写乱画，不要在标封区填写无关的内容。
1. 在扩散之前在硅表面先沉积一层杂质，在整个过程中这层杂质作为扩散的杂质源，不再有新的杂质补充，这种扩散方式称为： 恒定表面源扩散 ；2. 对标准单元设计EDA 系统而言，标准单元库应包含以下内容： 逻辑单元符号库 和 功能单元库 、 拓扑单元库 、 版图单元库 。
3. 在一个晶圆上分布着许多块集成电路，在封装时将各块集成电路切开时的切口叫划片槽 。
4. 全定制、半定制版图设计中用到的单元库包含 符号图 、 抽象图 、 线路图 和 版图 。
5. 半导体材料有两种载流子参加导电，具有两种导电类型。
一种是 电子 ，另一种是 空穴 。
6. 半导体材料可根据其性能、晶体结构、结晶程度、化学组成分类。
比较通用的则是根据其化学组成可分为 元素 半导体、 化合物 半导体、固溶半导体三大类。
7. 半导体材料的主要晶体结构有 金刚石 型、 闪锌矿型、 纤锌矿 型。
8. 抛光片的质量检测项目包括：几何参数： 直径 、 厚度 、主参考面、副参考面、平整度、 弯曲度等；电学参数 ：电阻率，载流子浓度 ，迁移率等；以及晶体质量，晶向，位错密度。
9. 外延生长方法比较多，其中主要的有 化学气相 外延、 液相 外延、 金属有机化学气相 外延、 分子束 外延、 原子束 外延、 固相 外延等。
10. 离子注入是借其 动能 强行进入靶材料中的一个 非平衡 物理过程。
11. 半导体中的离子注入掺杂是把掺杂剂 离子 加速到的需要的 能量 ，直接注入到 半导体晶片 中，并经适当温度的 退火处理 。
1.12.空气中的一个小尘埃将影响整个芯片的完整性、成品率，并影响其电学性能和可靠性，所以半导体芯片制造工艺需在超净厂房内进行。
集成电路工艺原理（考试题目与答案_广工版）
集成电路工艺原理（考试题目与答案_广工版）1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。
2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。
3、硅单晶研磨清洗的重要性。
答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。
4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。
表面抛光：粗抛光，细抛光，精抛光7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。
8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。
9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
. . . .
注意事项：1.答案一律做在答题卷上。
2.请写上班级、学号和。
一、单项选择题（共15小题，每题2分，共30分）
1．二氧化硅薄膜在半导体器件生产上的应用有（D ）
⑴ 对杂质的掩蔽作用
⑵ 对器件表面的保护和钝化作用
⑶ 用于器件的电绝缘和电隔离
⑷ 作为电容器的介质材料
⑸ 作为MOS 场效应晶体管的绝缘栅材料
A ．⑴⑵ B. ⑴⑵⑶ C. ⑴⑵⑷⑸ D. ⑴⑵⑶⑷⑸
2. 在SiO 2和Si -SiO 2界面中存在的电荷包括（C ）
⑴可动离子电荷 ⑵界面陷阱电荷
⑶氧化层固定电荷 ⑷ 氧化层陷阱电荷
A ．⑴⑵⑷ B. ⑴⑶⑷ C. ⑴⑵⑶⑷ D. ⑵⑶⑷
3. 离子注入掺杂纯度高，是因为（B ）
A. 杂质源的纯度高
B.注入离子是通过质量分析器选出来的
4. Si 3N 4薄膜在集成电路中的应用主要有：⑴ 钝化膜 ⑵ 选择氧化 ⑶ 电容介质 由于氮化硅氧化速率极低，因此被用作（B ）的掩蔽膜；
A ．⑴
B . ⑵ C. ⑶ D. ⑴⑵ 5. 热氧化过程中Si 中杂质在Si -SiO 2界面存在分凝现象，下图所示是（B ）。
电子科技大学中山学院考试试题卷
课程名称: 集成电路工艺基础 试卷类型： A 卷 201 0 —201 1 学年第 2 学期 期末 考试 考试方式： 闭卷 拟题人： 文毅 日期： 2011-6-1 审 题 人： 学 院： 电子信息学院 班 级： 学 号： 姓 名：
A．m<1，杂质在SiO2中是慢扩散 B. m<1，杂质在SiO2中是快扩散
C. m>1，杂质在SiO2中是慢扩散
D. m>1，杂质在SiO2中是快扩散
6. 硅平面制造工艺的硼、磷扩散都属于 A
A. 替位式扩散
B.间隙式扩散
7. LPCVD淀积多晶硅常用温度为600-650℃，采用热分解法，反应方程式为：（B）
A．SiCl4Si+2Cl2 B. SiH4Si+2H2
C. Si3N43Si+2N2
D. SiH2Cl2Si+Cl2+H2
8. 下面哪些说法是正确的（D）
⑴热生长SiO2只能在Si衬底上生长
⑵ CVD SiO2可以淀积在硅衬底上，也可以淀积在金属、瓷、及其它半导体材料上
⑶ CVD SiO2，衬底硅不参加反应
⑷ CVD SiO2，温度低
A．⑴⑵ B. ⑵⑷ C. ⑴⑵⑷ D. ⑴⑵⑶⑷
9. 预扩散是在较____ 温度下（与主扩散相比），采用____扩散方式，在硅片表面扩散一层数量
一定，按_____ 形式分布的杂质。
（C）
A．高、恒定表面源、余误差函数 B．高、有限表面源、高斯函数
C．低、恒定表面源、余误差函数 D．低、有限表面源、余误差函数
10. 下面选项属于预扩散作用有（B）
A. 调节表面浓度
B. 控制进入硅表面部的杂质总量
C. 控制结深
11. 不论正胶或负胶，光刻过程中都包括如下步骤：
⑴刻蚀⑵前烘⑶显影⑷去胶⑸涂胶⑹曝光⑺坚膜
以下选项排列正确的是：（D）
A. ⑵⑸⑹⑴⑷⑶⑺
B.⑸⑵⑹⑴⑷⑶⑺
C. ⑸⑵⑹⑶⑺⑷⑴
D. ⑸⑵⑹⑶⑺⑴⑷
12. 哪种Si外延方法存在反向腐蚀现象（A）
A．氢还原反应 B. 硅烷热分解
13. 光刻胶的性能可用如下性能指标表征，其中表征光刻胶对光敏感度的性能指标是（B）
A．感光度 B. 分辨率 C. 粘附性 D. 抗蚀性
14. 下面哪个说法是正确的（D）
A. 等离子体刻蚀各向异性好；
B. 反应离子刻蚀属于化学腐蚀过程
C. 湿法腐蚀各向异性好；
D. 溅射刻蚀各向异性好
15. LOCOS工艺属于（B）
A．平坦化工艺 B. 隔离工艺
二、填空题（共10小题，每题2分，共20分）
1.某纯净的硅衬底，掺入P元素后其导电类型为N型（N型/P型）。
2. 有限表面源扩散的杂质分布服从高斯函数分布。
3. 入射离子的两种能量损失模型为：电子碰撞和核碰撞。
4.离子注入后会引起晶格损伤，一般采用热退火工艺来消除损伤。
5. 物理气相淀积技术中最为基本的两种方法就是蒸发和溅射。
6. 在LPCVD中，由于h G>>k S，即质量输运系数远大于表面反应速率常数，所以，LPCVD系统
中，淀积过程主要是表面反应速率控制对（对/错）
7.分子束外延是一种在超高真空下的蒸发技术，是利用蒸发源提供的定向分子束或者原
子束，撞击到清洁的衬底上生成外延层的工艺过程。
8．正胶（正胶/负胶）曝光后显影时感光的胶层溶解了，没有感光的胶层不溶解留下了
9. 湿法刻蚀适用于粗(粗/细)线条。
10.尖楔现象是Al/Si 作为互连金属材料的突出缺点。
三、简答题（共3小题，每题8分，共24分）
1. 在《硅集成电路工艺基础》这门课中学习到很多单项工艺。
这些单项工艺可以分为哪三大类工艺，它们分别起什么作用？并简单描述每一大类工艺包括什么主要的单项工艺。
图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上
光刻：接触光刻、接近光刻、投影光刻
刻蚀：干法刻蚀、湿法刻蚀
掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等
离子注入：退火
扩散
制膜：制作各种材料的薄膜
氧化：干氧氧化、湿氧氧化等
CVD （化学气相淀积）：APCVD 、LPCVD 、PECVD
PVD （物理气相沉淀）：蒸发、溅射
2．沟道效应是什么，怎么减小？
定义：当离子注入的方向与靶晶体的某个晶向平行时，一些离子将沿沟道运动。
沟道离子唯一的能量损失机制是电子阻止，因此注入离子的能量损失率就很低，故注入深度较大。
减小方法：
a.倾斜样品表面，晶体的主轴方向偏离注入方向，典型值为7°。
b.先重轰击晶格表面，形成无定型层
在无定形靶运动的离子由于碰撞方向不断改变，因而也会有部分离子进入沟道，但在沟道 运动过程中又有可能脱离沟道，故对注入离子峰值附近的分布并不会产生实质性的影响 c.表面长二氧化硅薄层
3．简述ULSI 对光刻有哪些基本要求。
①高分辨率
在集成电路工艺中，通常把线宽作为光刻水平的标志，一般也可以用加工图形线宽的能力 来代表集成电路的工艺水平。
②高灵敏度的光刻胶
光刻胶的灵敏度是指光刻胶的感光速度。
为了提高产品的产量，曝光时间越短越好。
确保光刻胶各项属性均为优异的前提下，提高光刻胶的灵敏度
③低缺陷
缺陷关系成品率
④精密的套刻对准
集成电路芯片的制作需要经过多次光刻，在各次曝光图形之间要相互套准。
ULSI 的图形线宽在m 1以下，通常采用自对准技术。
⑤大尺寸硅片上的加工
ULSI 的芯片尺寸为22~1cm
提高经济效益和硅片利用率
四、计算题（共2小题，每题8分，共16分）
答案保留两位有效数字
1. 假设经热氧化方式生长厚度为x 的SiO 2，将要消耗多少硅？每摩Si 的质量是28g ，密度为
2.33g/cm3；每摩SiO2的质量是60g，密度为2.27g/cm3。
2.要将Si衬底上0.5um的SiO2腐蚀。
假定平均腐蚀速率为0.1μm min-1，SiO2厚度和腐蚀速率都有5%的偏差。
求（1）需要多大的过刻蚀量（表示为百分数）才能保证所有的SiO2都被腐蚀掉？（2）刻蚀SiO2对Si的选择性多大时，才能保证最多有5nm的Si被腐蚀掉？（假定（1）中计算的过刻已经存在。
）
五、综合题（共1小题，每题10分，共10分）
分析如下所示剖面图，说明其逻辑性能；如果用N衬底双阱CMOS工艺，且使用单层金属制作该电路的话，需要多少次光刻，分别是什么？
逻辑性能：
使用单层金属制作该电路的话，需要9次光刻，分别是：
①阱的制作
②场区隔离（将整个芯片分成有源区和场区）
③场注入
④栅的制作
⑤N+源漏的制作
⑥P+源漏的制作
⑦接触孔的制作
⑧金属层的制作
⑨钝化层的制作。