基于FPGA实现FIR滤波器的研究
基于FPGA的FIR数字滤波器的实现
Ｇ ｒ ａ ｐ ｈ ） 算法进 一步 简化 Ｃ Ｓ Ｄ编码 ． 然后采 用 Ａ ｌ ｔ ｅ ｒ ａ 公
司的 Ｆ Ｐ Ｇ Ａ芯片来实现信号处理中的 Ｆ Ｉ Ｒ数字滤波器．
实验证 明这是 一种 Ｆ Ｉ Ｒ数 字 滤 波 器 的 较 好 的 设 计 选 择， 具 有 应 用 价值
ＨＵＡ Ｚ ｅ ， ＺＨＡＯ Ｘｉ ｎ ｇ －ｈ ａ ｎ ｇ ， Ｆ Ｕ Ｚ ｈ ａ ｏ － ｙ ａ ｎ ｇ ， Ｌ Ｕ Ｙｏ ｕ ， Ｚ ＨＡＮＧ Ｎｉ
（ １ ） 从最低有效位开始 ． 用 １ ０ …（ ） － １ 取 代 所 有 大 于 ２的 １ 序 列 。此 外 还 需 用 １ １ ０ — １ 取代 １ ０ １ １ 。 （ ２ ） 从最高有效位开始 ， 用０ １ １ 代替 １ ０ － １ 。 例如 ：
（ ９ １ ） １ ０ ＝ （ １ ０ １ １ ０ １ １ ） ２ － （ １ １ ０ 旷１ ０ － １ ） 佳ｃ ｓ Ｄ
收稿 日期 ： ２ ０１ ３ — ０ ９ —１ ０ 修稿 日期 ： ２ ０ １ ３ —１ ０ —１ ０
作 者 简介 ： 陈剑 冰 ， 男， 本科 ， 研 究 方 向 为信 号 处理
④ 现 代 计算 机 ２ ０ １ ３ ． １ ０ 中
Ａｐ ｐ ｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｏ ｆ Ｈｅ ｔ ｅ ｒ Ｏ ｇ ｅ ｎ ｅ Ｏｕ Ｓ Ｓｙ ｓ ｔ ｅ ｍ Ｉ ｎ ｔ ｅ ｇ ｒ ａ ｔ ｉ ｏ ｎ ｉ ｎ Ｉ ｎ ｔ ｅ ｌ ｌ ｉ ｇ ｅｎ ｔ Ｔｒ ａ ｎ ｓ ｐ ｏｒ ｔ ａ ｔ ｉ ｏ ｎ Ｉ ｎ ｔ ｅ ｇ ｒ ａ ｔ ｅ ｄ Ｉ ｎ ｆ ｏ ｒ ｍａ ｔ ｉ ｏ ｎ ＰＩ ａ ｔ ｆ Ｏｒ ｍ
★基 金 项 目： 广 东省 科 技 厅 产 学研 项 目（ Ｎｏ ＿ ２ ０ １ ２ Ｂ ０ ９ １ １ ０ ０ ３ ４ ９ ） 、 广 东省 经 信 委 项 目（ Ｎｏ ． Ｇ ＤＥ Ｉ Ｄ２ ０ １ ０ Ｉ ｓ ０ ３ ４ ） 、 广 州市 越 秀 区科 技 项 目 （ Ｎｏ ． ２ ０ １ ２ 一 Ｇ Ｘ一 ０ ０ ４ ）
基于FPGA的通用FIR滤波器设计
－
４９５ ６
． ． ． ． ． ． ． ． ． ． ． ． ． ． — —
实
验
技
术
与
管
理
第 ２ ７卷
第 １ ０期
２１ ０ ０年 １ Ｏ月
．
ＣＮ１ — ２ ３ Ｔ １ ０ ４／
Ｅｘ ｅ ｉ ｎｔ ｌＴｅ ｈｎＭ ｎ ｇ ｍｅ ｔ ｎ
中 图分 类号 ： Ｎ７ ３ Ｔ １ 文献标志码 ： Ａ 文 章编 号 ： ０ ２ ４ ５ （ ０ ０ １ — ０ ９ ０ １ ０— ９６ ２ １ ）０ ０ ６ — ４
Ｄｅｉｎ ｏ ｎｖｒａ Ｉ ｆｔｒｂ ｓｄｏ Ｐ ｓｇ ｆｕ ｉｅｓｌ Ｒ ｉ ｅ ａｅ ｎ Ｆ ＧＡ Ｆ ｌ
Ｖ０ ． ７ ＮＯ ０ Ｏｃ ．２０ ０ １２ ．１ ｔ １
基 于 Ｆ Ｇ 的通 用 ＦＲ滤 波器 设 计 ＰＡ Ｉ
聂 伟 ，杨 胜 姚 ，王 岩 嵩
（ 京 化 工 大 学 计 算机 系统 与 通信 实验 中心 ，北 京 １０ ２ ） 北 ０ ０ ９
摘
要 ：提 出 了一 种 基 于 ＦＰ ＧＡ（ｉｌ ｒ ｇ ａ ｆ ｄｐ ｏ ｒｍｍａ ｌ ａｅａ ｒｙ 的 通 用 Ｆ Ｒ（ｉｉｅｉ ｕｓ ｅ ｐ ｎ ｅ 滤 波 器 设 ｅ ｂｅｇ ｔ ｒａ ） Ｉ ｆｎｔ ｍｐ ｌｅｒｓ ｏ ｓ ）
ｂ ｎ —ｔ ｐ。ａ ｄ ｉ ｈ ｓｔ ｅａ ｖ ｎ ａ ｅ ｆｈｇ ｒ ｑ ｅ ｃ ｅ ｏｕ ｉｎ ａ ｄ ｌｓ ｅ ｏ ｒｅｎ ｅ ｅ ．Ｔｈ ｏ ｇ ａｌｂ ａ ｄ ＦＰ ａ ｄ ｓｏ ｎ ｔ ａ ｈ ｄ ａ ｔ ｇ ｓｏ ｉ ｈ ｆｅ ｕ ｎ ｙ ｒｓ ｌ ｔ ｎ ｓ ｒ ｓ ｕ ｃ ｅ ｄ ｄ ｏ ｅ ｒ ｕ ｈ Ｍ ｔａ ｎ — ＧＡ ｉ ｌｔ ｎ 。ｔ ｅｒ ｓ ｌ ｈ ｗ ｈ ｔｔ ｉ ｆ ｔ ｒｍｅ ｔ ｈ ｅ ｉｎ ｒ ｑ ｉ ｍｅ ｔ ． ｓｍｕ ａ ｉ ｓ ｈ ｅ ｕｔ ｓ ｏ ｔ ａ ｈ ｓ ｉ ｅ ｅ ｓｔ ｅｄ ｓｇ ｅ ｕｒ ｏ ｓ ｌ ｅ ｎｓ Ｋｅ ｒ ｓ ｎ ｖ ｒ ａ Ｒ ｆ ｔ ｒ ｉ ｉ ｌ ｉ ｅ ；ＦＰ ｙ ｗｏ ｄ ：ｕ ｉｅ ｓ ｌＦＩ ｉ ｅ ；ｄｇ ｔ ｌ ｒ ｌ ａ ｆｔ ＧＡ；ｗｉ ｄ ｗ ｔ ｏ ｎ ｏ ｍｅ ｈ ｄ
基于FPGA乘法器的FIR滤波器系统设计
基于FPGA乘法器的FIR滤波器系统设计FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，可以根据设计者的需求和要求进行编程，实现各种数字电路功能。
FIR （Finite Impulse Response）滤波器是一种常用的数字滤波器，其特点是能够对输入信号的有限长度的响应进行滤波处理。
本文将介绍基于FPGA乘法器的FIR滤波器系统设计。
首先，介绍FIR滤波器的原理。
FIR滤波器是一种线性时不变系统，其输出信号由输入信号的加权和组成。
FIR滤波器的输入经过一串系数的加权运算后，得到滤波器的输出。
FIR滤波器的传输函数为：H(z) = b0 + b1*z^(-1) + b2*z^(-2) + ... + bn*z^(-n)其中，bi是滤波器的系数，n是滤波器的阶数，z为单位延迟。
FIR 滤波器的输出信号可以表示为：y(n) = b0*x(n) + b1*x(n-1) + b2*x(n-2) + ... + bn*x(n-n)其中，x是输入信号，y是输出信号。
FIR滤波器的阶数决定了滤波器的性能，阶数越高，滤波器的频率响应越陡峭。
接下来，介绍基于FPGA乘法器的FIR滤波器系统设计。
FPGA乘法器是FPGA中的一种硬件资源，通常用于实现乘法运算。
FPGA乘法器的乘法操作可以并行地执行，可以大大提高FIR滤波器的运算速度。
在设计基于FPGA乘法器的FIR滤波器系统时，首先需要确定FIR滤波器的阶数和系数。
根据滤波器的需求，可以选择不同的阶数和系数。
然后，根据FIR滤波器的传输函数，可以将其转化为差分方程形式。
差分方程形式如下：y(n) = b0*x(n) + b1*x(n-1) + b2*x(n-2) + ... + bn*x(n-n)然后，将差分方程形式转化为数据流形式。
数据流形式中的每一步计算只涉及到少量的数据，可以并行地执行。
数据流形式如下：y(n) = b0*x(n) + b1*x(n-1) + b2*x(n-2) + ... + bn*x(0)接下来，需要将数据流形式转化为硬件电路。
基于FPGA的FIR滤波器设计
基于FPGA 的FIR 滤波器设计一 、设计目的为了帮助学生深入理解和消化基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理与应用》和《《FPGA 系统设计与应用》几门课程融合在一起开设的FPGA 综合实验课程设计。
本次完成的是利用FPGA 来完成FIR 滤波器的设计、程序设计和实验调试任务。
二、设计要求（1）基本要求利用所学知识，采用VHDL 语言完成FIR 滤波器的设计仿真。
要求用VHDL 编程设计底层文件，顶层文件可任意（可用原理图方式或文本方式）；完成仿真文件（包括MATLAB 和QUARTUSII 两种仿真）并对其结果比较。
具体设计指标如下： （1）采样频率S F =80KHz ；（2）截止频率KHz F C 10=；（3）输入序列为10位（最高位为符号位）； （4）窗口类型为kaiser 窗，β=0.5 ； （5）滤波器长度为16 ； （6）输出结果保留10位。
（2）提高部分根据所学知识，设计出一个具有频率控制功能DDS ，要求输出频率分别为10KHz 和100KHz ，将输出的两路数字信号进行叠加，并通过所设计的FIR 滤波器进行滤波，将滤波输出的数字信号通过D/A 转换电路输出波形，并用示波器观察输出波形，并完成测试结果分析。
结构框图如图1-1所示。
图2-1 整体结构框图三、设计原理3.1 FIR 滤波器由线性系统理论可知，在某种适度条件下，输入到线性系统的一个冲击完全可以表征系统。
当我们处理有限的离散数据时，线形系统的响应（包括对冲击的响应）也是有限的。
若线性系统仅是一个空间滤波器，则通过简单地观察它对冲击的响应，我们就可以完全确定该滤波器。
通过这种方式确定的滤波器称为有限冲击响应（FIR)滤波器。
3.2 线性FIR 滤波器原理FIR 滤波器响应（简称FIR ）系统的单位脉冲响应()h n 为有限长序列，系统函数()H z 在有限z 平面上不存在极点，其运算结构中不存在反馈支路，即没有环路。
基于FPGA的FIR滤波器设计与仿真
数字滤波器； 分布 式 算 法 ；Ｐ Ａ ＦＧ 中图分 类 号 Ｔ ３ １ Ｐ １ 文 献标 志 码 Ａ
滤波器需 要执行 无 限数量 卷 积 ， 能得 到较 好 的 幅度特性 ， 相位 特性 其 是非线性 的 ； Ｉ 波器 由有 限个 采样 值 组 成 ， 构 成 的系 统总 是稳 ＦＲ滤 其 定 的 ， 易于实现 线性相 位 …． 且 由于 在语音 信 号处 理 、 图像 处理 、 数字 通信等传 输过程 中不能有 明显 的相位失真 ， ＦＲ滤波器在 满足一定 而 Ｉ 对称条件 下可 以实现 Ｉ Ｉ Ｒ滤波器 难 以实 现 的线 性相 位 ， 因而得 到广泛
特 别适合如 ＦＲ、丌 等数 字信号处 理任务 ． Ｉ Ｆ 利用 Ｆ Ｇ Ｐ Ａ可 以重 复配置 高精 度的 ＦＲ滤波器 ， 用 Ｖ Ｄ Ｉ 使 Ｈ Ｌ硬件 描述语 言改变滤 波器 的系数和
阶数 ， 能实 现大 量 的卷 积运 算算 法 Ｊ 结合 Ｍ ｘｌｓ 具软 件 的辅 并 ． ａｐｕ 工
案速 度 快 、 时性 好 、 省 硬 件 资 源 ， 实 节 具 有重 要 的 工程 应 用价 值 ． 关 键 词
实 现数字化 是 控 制 系统 的重 要发 展 方 向 ， 而数 字 信 号处 理 已在
通信 、 语音 、 图像 、 自动控 制 、 达 、 事 、 空 航 天等 领 域 广 泛应 用 ． 雷 军 航 数 字信号 处 理 方 法 通 常 涉 及 变 换 、 波 、 谱 分 析 、 码 解 码 等 处 滤 频 编 理¨． 数字滤 波是数 字信号处 理重 要 环节 ， 它能 满 足滤 波器 对幅度 和 相 位特性 的严格 要 求 ， 克服 模 拟 滤 波器 所 无 法解 决 的 电压 和 温度 漂 移 以及噪声 等 问题 ， 而有 限冲激 响应 ＦＲ滤 波器在设计 任意 幅频 特性 Ｉ 的同时能够保证 严格 的线性相 位特性 ． 数 字滤波器 根 据其 冲激 响应 函数 的 时域 特性 ， 分 为无 限 长 冲 可
基于FPGA设计的FIR滤波器的实现与对比
从 ＦＲ 公 式 出发 ， 以得 道 ｍ 滤 波 器 的 输 出 是 输 人 数 Ｉ 可
据 和 系 数相 卷 积 得 到 的 ， 公 式 （ ） 示 。 如 １所
Ｌ Ｉ 波器 分 为两类 ： Ｒ和 Ｆ Ｒ滤波器 。 数据 通讯 ， Ｔ滤 Ｉ Ｉ Ｉ 在 语音 信 号处 理 ， 图像 处理 ， 达信 号处 理 中 ， 能有 明显 的相位 失 真 ， 雷 不 而 有 限长 单 位 冲 激 相 应 Ｆ Ｒ具 有 严 格 的 线 性 相 位 的特 点 ： Ｉ 此 外 ，Ｉ Ｆ Ｒ滤 波器 的单 位抽 样 响 应 序 列是 有 限 长 的 ．因此 是 一 个
法） 。在 文 中是 以 一 ３ ２阶 Ｆ Ｒ滤 波 器 进 行 比较 的 。 Ｉ
＾Ｌ ｌ
∑ｓ） Ⅳ ∑ （ ｓ ） ｏ （ － ＝ ） ） （ （ ＋ （ ） （＝ ０ ）
ｉ０ － ｉ０ －
ｓ １ ｘ １ （ ） ｈ（ ＋…＋ （ １ ￣ Ｎ－１ （ ） ｈ（ ） ２ ｘ ２） ５ ） ｈ（ ）
稳 定 的系 统 ， ＦＲ 滤 波 器 在 上 述 领 域 中 得 到 广 泛 应用 ［。 故 Ｉ ห้องสมุดไป่ตู้ １
ｙｓｎ （） ２ ｓｉ ｈＮ ｉ ＝（） ｎ＝ （ ｘ （ －） ）
（） １
具 有 严 格 线 性 相 位 ＦＲ滤 波 器 具有 对 称 的性 质 ．即 满 足 Ｉ
偶 对称 性 或 奇 对 称 ， 在这 里 介 绍 下 偶 对 称 的 结构 ， 满 足 公 式 即
Ｒｅ ｌｚ ｔｏ ｎｄ ｃ ｍ ｐａ ｉｏ ｆｔ ｅ ＦＩ ｆｔ ｒ ｂ ｓ ｄ ｏ ＦＰＧＡ ａｉａｉ ｎ ａ ｏ ｒｓ ｎ ｏ ｈ Ｒ ｌｅ ａ ｅ ｎ
ＣＵＩＬｉｎ ａ ｇ，ＺＨＡＮＧ — ｉｎ Ｚｈｉｘａ
基于FPGA的FIR数字滤波器设计概要
基于FPGA的FIR数字滤波器设计摘要:文章介绍了CSD编码和流水线技术,将它们运用到VHDL语言编程中,设计了一个16阶8位输入17位输出的线性相位结构FIR数字滤波器,仿真结果符合要求。
最后比较了两种方法的使用在硬件资源和系统处理速度上的优缺点。
有限冲激响应(FIR数字滤波器和无限冲激响应(IIR数字滤波器广泛应用于数字信号处理系统中。
IIR数字滤波器方便简单,但它相位的非线性,要求采用全通网络进行相位校正,且稳定性难以保障。
FIR滤波器具有很好的线性相位特性,使得它越来越受到广泛的重视。
This article introduces CSD coding and production line technique, will they use to VHDL language programming, design of a 16th order 8-bit input 17 output of linear phase FIR digital filters, structural simulation results accord with the requirement. Last two methods were compared, the use of the system hardware resources and processing speed on the advantages and disadvantages. Finite impulse response (FIR digital filters and infinite impulse response (IIR digital filters widely used in digital signal processing system. IIR digital filter convenience simple, but it phase of the nonlinear requirements adopts full ventilation network phase calibration, and stability difficulty safeguards. FIR filters have very good linear phase characteristic, making it more and more extensive attention.关键词:FIR数字滤波器;线性相位;CSD编码;流水线技术1.引言数字滤波在图像处理、语音识别和模式识别等数字信号处理中占有重要地位。
基于FPGA的FIR滤波器设计
—
ｓ ｊ — ｑ ｕ ａ ｎ 一 １ ２ ＝ｒ ｏ ｕ ｎ ｄ （ ｓ ｊ／ ｍ ａ ｘ （ ｓ ｊ ） ） （ ２ （ ｂ ｉ ｎ ｌ ｏ ｎ ｇ 一 １ ） 一
１ ） ） ：
量化 完 成 后 ， 还 需 要把 参 数 写成 文 件 ， 等待 Ｆ Ｐ Ｇ Ａ的调 用 。 Ｍ Ａ Ｔ Ｌ Ａ Ｂ中把测 试文 件写 成文 件如 下 ：
ｆ ｉ ｄ ｏ ｕ ｔ ＝ ｆ ｏ ｐ ｅ ｎ（ ’ ｒ ｅ ｓ ｕ ｌ ｔ ． ｔ ｘ ｔ ’ ， ’ ｗ ’ ） ： ％ ｏ ｐ ｅ ｎ ｒ ｅ ｓ ｕ ｌ ｔ ｆ ｉ ｌ ｅ
ａｎ ｄ ｗａｉ ｔ ｆ ｏ ｒ ｗｒｉ ｔ ｅ
１ 基本流 程
一
ｆ ｏ ｒ ｉ ＝ ｌ ： ｌ ｅ ｎ ｇ ｔ ｈ （ ｓ ｊｑ ｕ ａ ｎ 一 １ ２ ）
２ １ ５ ０ ０ ６；
摘 要 介 绍 了基 于 Ｆ Ｐ Ｇ Ａ芯片进 行 Ｆ Ｉ Ｒ 滤 波 器的设 计过 程 ， 具体 涉及 到 Ｍ Ａ Ｔ Ｌ Ａ Ｂ 对Ｆ Ｉ Ｒ滤波 器 的仿真 、数据 的量化 和 生成 ； Ｆ Ｐ Ｇ Ａ对 Ｆ Ｉ Ｒ滤 波器 的设 计 、仿真 和数 据 生成 ， 最后 形 成 Ｆ Ｐ Ｇ Ａ和 Ｍ Ａ Ｔ Ｌ Ａ Ｂ 联 合设 计 Ｆ Ｉ Ｒ滤 波器 。 关键词 Ｆ Ｇ Ｐ Ａ； Ｆ Ｉ Ｒ； Ｍ Ａ Ｔ Ｌ Ａ Ｂ 中图 分类 号 ： Ｔ Ｎ ９ １ １ 文 献标 识码 ： Ａ 文 章编 号 ： １ ６ ７ １ — ７ ５ ９ ７（ ２ ０ １ ４ ）０ ３ — ０ ０ ３ ４ － ０ １
ｗ ｎ： 表 示滤 波器 的截 至频 率 。
Ｐ Ｏ Ｒ Ｔ（
ｒｓ ｔ ：Ｉ Ｎ ｓ ｔ ｄ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA实现FIR滤波器的研究
摘要：针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行了研究，给了了将乘法化为查表的DA算法，并采用这一算法设计了FIR滤波器。
通过FPGA仿零点验证，证明了这一方法是可行和高效的，其实现的滤波器的性能优于用DSP和传统方法实现FIR滤波器。
最后介绍整数的CSD表示和还处于研究阶段的根据FPGA实现的要求改进的最优表示。
关键词：FPGA DA FIR滤波器 CSD
数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件，它能满足波器对幅度和相位特性的严格要求，避免模拟乙波器所无法克服的电压漂移、温度漂移和噪声等问题。
有限冲激响应(FIR)滤波器能在设计任意幅频特性的同时保证严格的线性相位特性。
目前FIR滤波器的实现方法有三种：利用单片通用数字滤波器集成电路、DSP器件和可编程逻辑器件实现。
单片通用数字滤波器使用方便，但由于字长和阶数的规格较少，不能完全满足实际需要。
使用DSP器件实现虽然简单，但由于程序顺序执行，执行速度必然不快。
FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好。
但长期以来，FPGA一直被用于系统逻辑或时序控制上，很少有信号处理方面的应用，其原因主要是因为在FPGA中缺乏实现乘法运算的有效结构。
现在这个问题得到了解决，使FPGA在数字信号处理方面有了长足的发展。
1 分布式运算原理
分布式算法(DA)早在1973年就已经被Croisier提出来了，但是直到FPGA出现以后，才被广泛地应用在FPGA中计算乘积和。
一个线性时不变网络的输出可以用下式表示：
=c[0]x[0]+c[1]x[1]+…+c[N-1]x[N-1]
假设系数c[n]是已知常数，x[n]是变量，在有符号DA系统中假设变量x[n]的表达式如下：
式中，xb[n]表示z[叫的第b位，而x[n]也就是x的第n次采样。
于是，内积y可以表示为：
重新分别求和（也就是分布式算法的由来），其结果如下：
从(1)式可以发现，分布式算法是一种以实现乘加运算为目的的运算方法。
它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序不同。
分布式算法在实现乘加功能时，是通过将各输入数据的每一对应位产生的部分积预先进行相加形成相应的部分积，然后再对各个部分积累加形成最终结果的，而传统算法是等到所有乘积已经产生之后再来相加完成乘加运算的。
与传统串行算法相比，分布式算法可极大地减少硬件电路的规模，提高电路的执行速度。
它的实现框图如图1(虚线为流水线寄存器)所示。
2 用分布式原理实现FIR滤波器
2．1 串行方式
当系统对速度的要求不高时，可以采用串行的设计方法，即采用一个DA表、一个并行累加器和少量的寄存器就可以了。
在用LUT实现串行分布式算法的时候，假设系数为8位，则DA表的规模为2N×8位。
可以看到如果抽头系数N过多，则DA表的规模将十分庞大。
这是因为LUT的规模随着地址空间的变化(也就是N的增加)而呈指数增加。
例如EPFl0K20包含1152个LC，而一个27×7位的表就需要394个LC。
当N过大时，一个FPGA器件就不够用了。
为了减小规模，可以利用部分表计算，然后将结果相加。
假定长度为LN的内积为：
将和分配到L个独立的N阶并行DA的LUT之中结果如下：
如图2所示，实现一个4N的DA设计需要3个次辅助加法器。
表格的规模从一个2 N×B位的LUT降到4个2 N×B的位表。
如果再加上流水线寄存器，由于EPFl0K20每个LC后面都跟有一个寄存器，所以并没有增加电路规模，而速度却得到了提高。
2．2 并行方式
采用并行方式的好处是处理速度得到了提高。
由于数据是并行输入，所以计算速度要比串行方式快，但它的代价是硬件规模更大了。
下面举出全并行的例子。
设sum[0]=c[0]x0+[0]+c[1]x0[1]+…+c[N-1]x0[N-1]
sum[B-1]=c[B-1]xB-1[0]+c[1]xB-1[1]+…c[N-1]+xB-1[N-1]
可将(1)式改写成如下形式
y=su m[0]+sum[1]2 1+sum[2] 2+…+sum[B-1]2 B-1 (2)
利用式(2)可得一种直观的加法器树，如图3所示。
虽然硬件规模加大了，但是如果把系数的个数限制在4个或8个，再加上流水线寄存器，这个代价还是值得的。
而且每张表都是相同的，不用为每个采样都设计一张表，减小了设计量。
DA算法的主要特点，是巧妙地利用ROM查找表将固定系数的MAC运算转化为查表操作，其运算速度不随系数和输入数据位数的增加而降低，而且相对直接实现乘法器而言在硬件规模上得到了极大的改善。
利用ALTERA的FLEXl0K实现的16阶8位系数的并行FIR滤波器，其时钟频率可以达到101MHz，而实现的16阶8位系数的串行FIR滤波器，其时钟频率可以达到63MHz，每9个时钟周期可完成一次计算。
但是其系数是传统二进制的，造成了很大的冗余(对于用逐位相加法实现的乘法器，当系数有一位为零时不用相加，零位越多，冗余越大)，而且查找表的大小随着滤波器阶数的增加成指数增加，虽然可以采用将大查找表分解为小查找表，但是无法从根本上解决这一问题，这些都是DA方法的缺点。
后面将对FIR滤波器实现给出新的设计方法，进一步降低逻辑资源的消耗。
3 CSD码及最优化方法
一个整数X与另一整数Y的乘积的二进制表示可以写成：
对于标准二进制，由于sn=0时的对应项Y2n并不参与累加运算，所以可以用另一种表示方法使非零元素的数量降低，从而使加法器的数目减少，降低硬件规模。
有符号数字量(SD)有三重值{0，-1，+1}，如果任意两个非零位均不相邻，即为标准有符号数字量(CSD)。
可以证明CSD表示对给定数是唯一的并且是最少非零位的。
CSD表示相对于标准二进制表示的改进在于引入了负的符号位，从而降低了非零位个数，大大降低了逻辑资源的占用(大约平均降低33％的逻辑资源)。
当用硬件实现时，常常限制系数位数，即每个系数与N个正(负)2的幂次之和近似。
标准二进制数在整数轴上是紧密和均匀分布的，而CSD码是非均匀分布的，其对实系数的量化误差比标准二进制大，虽然增加N可以减小量化误差，但是会增大逻辑资源的消耗；而且CSD表示无法应用流水线结构，从而降低处理速度。
还可采用优化的方法将系数先拆分成几个因子，再实现具体因子。
这就是最优化的代码。
例如对系数93，93=10111012=1100101CSD。
用最优化法，系数93可以表示成93=3·31，每个因子需要一个加法器，如图4所示。
从图中可以看出，CSD码需要三个加法器，而最优法只需要两个加法器；CSD码的重要缺陷在于每一级加法都需要初节点参与，而最优表示仅依赖上一级加法的结果，因此也就更适合流水线处理。
Dempster等人提出了需要1到4个加法器的所有可能配置表。
利用这张表，就可以合成成本在0与4个加法器之间的所有8位二进制整数。
本文首先给出了一种巧妙利用FPGA的查找表，将乘法转化为查找表运算的DA算法，并用ALTERA 的FLEXlOK器件分别实现了一个8位16阶的串行与并行FIR滤波器，系统频率分别达到63MHz 与101MHz，采样速度分别达到7MSPS与101MSPS。
而DSP实现的FIR滤波器只能达到5MSPS，明显低于FPGA。
用传统的位串行方法实现的一个8阶8位FIR滤波器，也只能达到5MSPS，明显低于串行式DA方法；接着，针对系数的二进制表示非零位不是最少(即实现系数乘法的加法器不是最少)的问题，介绍了整数的CSD表示以及最优表示，它们可以用较小的代价和与加法器级数无关的处理速度实现整数乘法运算，能比DA方法用更少的逻辑资源实现FIR滤波器。
这些算法都不同于传统的设计观念，为基于FPGA的DSP设计提出了新的思路，必将在高速FIR滤波器设计、高速FFT设计中得到广泛的应用。
随着FPCA集成规模的不断提高，许多复杂的数学运算已经可以用FPCA来实现，利用单片FPGA实现系统的设想即将变为现实。