英文翻译

关于基于FPGA的波形发生器论文翻译的译文FPGA 技术介绍概述场域可程式化闸阵列(FPGA) 技术正持续发展，而全世界FPGA 市场的产值，则预估可从2005 年的19 亿美金提升到2010 年的27 亿 5 千万美金。

FPGA 是在1984 年由Xilinx 公司所发明，从简单的胶合逻辑(Glue logic) 晶片，演变为可取代客制的特定应用积体电路(ASIC) 与处理器，适用于讯号处理与控制应用。

为何FPGA 技术如此成功？此篇文章将介绍FPGA，并说明数项让FPGA 如此独特的优点。

何谓FPGA？最笼统来说，FPGAs 即为可再程式化的晶片。

透过预先建立的逻辑区块与可程式化路由资源，不需更改面包板或焊锡部分，即可设定这些晶片以建置客制硬体功能。

使用者可于软体中开发数位运算系统(Computing task) 并将之编译为组态档案或位元流(Bitstream)，可包含元件接线的相关资讯。

此外，FPGA 完全为可重设性质，当使用者重新编译不同的电路设定时，可立刻拥有不同的特性。

在过去，工程师必须深入了解数位硬体设计，才能够使用FPGA 技术。

然而，高阶设计工具的新技术可针对图形化程式区或 C 程式码，转换为数位硬体电路，即变更了FPGA 程式设计的规则。

FPGA 整合了ASIC 与处理器架构系统的最佳部分，使FPGA 晶片可应用于所有产业。

FPGA 具有硬体时脉的速度与可靠性，且其仅需少量即可进行作业；可降低客制化ASIC 设计的费用。

可重新程式设计的晶片，具有与软体相同的弹性，却不受限于处理核心的数量。

与处理器不同的是，FPGA 为实际的平行架构，因此不同的处理作业并不需要占用相同资源。

每个独立的处理作业均将指派至专属的晶片区块，不需影响其他逻辑区块即可自动产生功能。

因此，当新增其他处理作业时，应用某部分的效能亦不会受到影响。

FPGA 技术的5 大优点效能–透过硬体的平行机制，FPGA 可突破依序执行(Sequential execution) 的固定运算，并于每时脉循环完成更多作业，以超越数位讯号处理器(DSP) 的计算功能。

BDTI 为着名的分析公司，并于某些应用中使用DSP 解决方案，以计算FPGA 的处理效能2。

于硬体层级控制I/O 可缩短回应时间并特定化某些功能，以更符合应用需求。

上市时间–针对上市时间而言，FPGA 技术具有弹性与快速原型制作的功能。

使用者不需进行客制化ASIC 设计的冗长建构过程，即可于硬体中测试或验证某个观念3。

并仅需数个小时即可建置其他变更作业，或替换FPGA 设计。

现成的(COTS) 硬体亦可搭配使用不同种类的I/O，并连接至使用者设定的FPGA 晶片。

高阶软体工具正不断提升其适用性，缩短了抽象层(Layer of abstraction) 的学习时间，并针对进阶控制与讯号处理使用IP cores (预先建立的函式)。

成本–客制化ASIC 设计的非重置研发(NRE) 费用，远远超过FPGA 架构硬体解决方案的费用。

ASIC 的大型初始投资，可简单认列于OEM 每年所出货的数千组晶片，但是许多末端使用者更需要客制硬体功能，以用于开发过程中的数百组系统。

而可程式化晶片的特性，即代表低成本的架构作业，或组装作业的长前置时间。

由于系统需求随时在变化，因此若与ASIC 的庞大修改费用相较，FPGA 设计的成本实在微不足道。

可靠性–正如软体工具提供程式设计的环境，FPGA 电路亦为程式执行的「坚强」建置方式。

处理器架构的系统往往具有多个抽象层，以协助多重处理程序之间的作业排程与资源分享。

驱动层(Driver layer) 控制硬体资源，而作业系统则管理记忆体与处理器频宽。

针对任何现有的处理器核心来说，每次仅可执行1 组指令码；而处理器架构的系统则可连续处理重要作业。

FPGA 不需使用作业系统，并将产生问题的机会降至最低，以平行执行功能与专属精密硬体执行作业。

长期维护–如稍早所提，FPGA 晶片为即时升级(Field-upgradable) 特性，不需如ASIC 重新设计的时间与费用。

举例来说，数位通讯协定的规格可随时间而改变，而ASIC 架构的介面却可能产生维护与向下相容的问题。

FPGA 具有可重设性质，可随时因应未来的需要而进行修改。

当产品或系统趋于成熟时，不需耗时重新设计或修改机板配置，即可提升相关功能。

信号发生器的介绍概述信号发生器，也称为任意测试信号发生器，函数发生器，音频发生器，任意波形发生器，数字模式发生器或频率发生器，是一种电子装置，产生重复或不重复的电子信号（在无论是模拟或数字域名）。

他们通常是用于设计、测试、故障排除和修理电子或电装置。

有许多不同类型的信号发生器，具有不同用途和应用程序（并在不同程度的代价），一般没有设备适用于一切可能的应用。

传统上，信号发生器已经嵌入式硬件单位，但由于年龄的多媒体电脑，灵活，可编程软件基调发电机也已可用。

函数发生器函数发生器是一种生产设备简单重复的波形。

这种装置含有一个电子振荡器，电路，能够创造一个重复的波形。

（现代设备可使用数字信号处理合成波形，然后数模转换器，产生模拟输出）。

最常见的波形是一个正弦波和锯齿波，冲），三角波振荡器通常可以是任意波形发生器（AWGs）。

如果上述振荡器运行的音频频率范围（20千赫），发电机将通常包括某种形式的调制功能，如调幅（上调），频率调制（调频），或相位调制（下调）以及第二振荡器，提供了一个音频频率调制波形。

任意波形发生器任意波形发生器，或AWGs，是复杂的信号发生器，使用户能够生成任意波形，出版范围内的频率范围，准确性和产出水平。

不同功能的发电机，这是仅限于一个简单的波形;一个特设工作组允许用户指定一个源波形在各种不同的方式。

AWGs一般都较昂贵的发电机比功能，而且往往更非常有限的可用带宽，因此，它们通常只限于高端设计和测试应用。

特殊用途信号发生器音频发生器和探头寻找特定线对之间的很多，例如，在一拳block.In除了上述一般用途的设备，有几个类别的信号发生器设计的具体应用。

音发电机和音频发生器阿声发生器是一种信号发生器的优化用于音频和声学的应用。

声调发电机通常包括正弦波的音频频率范围内（20赫兹，20赫兹）。

先进的语气发电机也将包括扫发电机（一个函数的不同的输出频率超过范围，以使频域测量），多频发电机（这几个音调输出同时，并用来检查互调失真和其他非线性影响），和语调连发（用来衡量响应瞬态）。

声调发电机通常被用来与音量米时，声学测量的一个房间或一个健全的生殖系统，和/或示波器或专门的音频分析仪。

许多经营基调发电机在数字领域，生产输出的各种数字音频格式，如一个AES - 3，或输出。

这种发电机可包括特别的信号，以刺激各种数字的影响和问题，如裁剪，抖动，比特错误;他们还经常提供的方式来操纵数据相关的数字音频格式。

这个词合成用于设备，生成音频信号的音乐，或使用稍微更复杂的方法。

视频信号发生器视频信号发生器是一种装置，产出预先视频和/或电视波形，信号和其他用于刺激故障，或援助的参数测量，电视和视频系统。

有几种不同类型的视频信号发生器广泛使用。

不管具体类型，输出的视频发生器通常会包含适当的同步信号的电视，包括横向和纵向的同步脉冲（模拟）或同步字（数字）。

发电机的复合视频信号（如NTSC和PAL）还将包括一个colorburst信号的一部分输出。

视频信号发生器可用于多种应用，以及各种各样的数字格式;其中许多还包括音频一代的能力（如音轨的一个重要组成部分的任何影片或电视节目或电影）。

许多应用需要低频率信号发生器，能够提供高性能，高解析度的信号。

这种设计理念提出了一种电路，产生频率的0到1兆赫。

正弦，三角，和方波输出可用。

您可以实现频率分辨率优于0.1 Hz和阶段解决优于0.1 °，因此，您可以准确连贯的节目频率。

此功能是有用的数字调制和频率调整的申请。

该电路采用ADμC831和ADC0832来产生所需的频率。

您可以在微控制器程序从PC或基于Unix的工作站。

然后，您计划使用的ADC0832的三线串行接口通过微控制器。

接口字是16位长。

您可以计划的ADC0832提供正弦，三角，和方波输出的（直接数字合成）架构。

该芯片可作为一种NCO（数字控制振荡器）利用一个晶片上，28位相位累加器，正弦系数ROM和一个10位D / A转换器。

您通常考虑正弦波而言，其规模形式的（t）=罪恶（ωt）。

振幅是非线性的，因此是难以产生。

角的资料，另一方面，是完全线性的。

这就是说，相位角旋转通过一个固定的角度对每个单位的时间。

我们知道，第一阶段的正弦波是线性的，并给予参考间隔（时钟周期），您可以判断的阶段轮换这一时期：ΔPhase = ω dt的; ω = ΔPhase / dt的= 2πf，和f =（ΔPhase × fMCLK）/（2π），在dt的= 1/fMCLK，并fMCLK是主时钟。

利用这一公式，您可以产生输出频率，了解阶段，主时钟频率。

蓄电池的阶段提供了28位线性阶段。

振幅系数的输出正弦波都存储在数字格式中的正弦系数光盘。

数模转换器转换为正弦波的模拟网域。

如果您绕过光盘，AD9834提供的三角波形不是正弦的波形。

阿方波输出也可在一部分。

图2显示的各种波形可以从该系统。

正如图1所示，正弦/三角输出波形可在输出电流引脚（引脚19）和方波输出，可在SIGN_BIT_OUT引脚（引脚16）。

你计划的直接数字频率合成器以书面的频率登记。

模拟输出部分，然后：fOUT = fMCLK/228 ×（频率登记字）。

产出的直接数字频率合成器具有28位分辨率，以便有效频率步骤的命令0.1赫兹是可能的，最高的约1兆赫。

图2显示了典型的波形输出。

两相登记可允许12位阶段的决议。

这些登记册相移的信号：相移= 2π/4096 ×（第一阶段登记字）。

50 MHz的晶体振荡器提供了参考时钟的直接数字频率合成器。

输出阶段的直接数字频率合成器是一种电流输出数模转换器加载一个外部电阻。

阿200Ω电阻生成所需的峰峰值电压范围。

输出AC耦合电容的C1通过。

该MicroConverter 包含两个片上，12位DAC。

DAC1不同的电流通过R5赛车，调整全面电流的直接数字频率合成器通过FSADJUST针。

方程来控制大规模当前的DDS的DAC 是：输出电流（全尺寸）= 18 ×我× R5赛车。

DAC0，内部参考的MicroConverter，运算放大器和2款允许抵消控制输出电压的直接数字频率合成器。

您可以计划本直流偏移为± 10V时为10位分辨率。

当R1 = R2和增益运算放大器2 = 8，然后输出运算放大器2：输出电压=（DAC输出（VREF / 2））× 8，产生了± 10V时范围。