第四章 数电课件

与非门组成的基本RS触发器的状态转换表
5. 基本RS触发器的时序图(设初态为0） 基本RS触发器的时序图(设初态为0 通常用虚线或阴影表示触发器处于不定状态。
仿真
置1
置0
不定 置1
不允许
触发器的不定状态有两种含义： 一、Q= Q =1时， 触发器既不是0状态，也不是1状态；
二、R、S 同时从0回到1时， 触发器的新状态不能预先确定。
4.3.1 RS触发器 RS触发器
1.状态转换表 以主从RS触发器为例分析RS触发器的逻辑功能。 状态转换表是表示触发器的现态Qn 、输入信号 和次态Qn+1之间转换关系的表格。
表4-5 RS触发器状态转换表
R有效置0
S 0 0 0 0 1 1 1 1
R 0 0 1 1 0 0 1 1
Qn Qn+1 R、S同时无效保持 0 1 0 1 0 1 0 1 0 1 0 0 1 1 × ×
仿真
置1
保持
置0
置1
图4-7 同步RS触发器的时序图
5.同步触发器的空翻 5.同步触发器的空翻 同步触发器在一个CP脉冲作用后，出现两次或 两次以上翻转的现象称为空翻。 1 仿真 2 3
下面介绍几种能克服空翻的触发器。 图4-8 同步RS触发器的空翻现象
4.2.2
主从RS触发器 从触发器：同步RS触发
图4-11 CMOS主从D触发器 （a） 逻辑电路 （b）逻辑符号
表示触发 器靠CP 上 升沿触发
2. 工作原理 （1）当CP=1时，主触发器的TG1导通、TG2 截止， 输入信号D送入主触发器。从触发器的TG3截止，TG4 导通，从触发器保持原态。
（2）当CP由1跳变到0时，TG1截止、TG2导通，输 入信号通道被封锁，主触发器的状态不变。从触发器 的TG3导通、TG4截止，主触发器的状态送入从触发器。
第4章 触发器
4.1 基本RS触发器
4.1.1 与非门实现的基本RS触发器 4.1.2 或非门组成的基本RS触发器 4.1.3 应用举例
复习
MSI组合逻辑电路的分析特点？步骤？
第4章 触发器
触发器是构成时序逻辑电路的基本单元电路。 触发器具有记忆功能，能存储一位二进制数码。 触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无 外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 以下按触发器的电路结构、触发方式、逻辑功能分 别进行介绍。
3. 功能表（只在CP从1变为0时有效）
表4-3 主从RS触发器功能表
S和R都为高电 平有效触发
功能与同步RS触发器完 全相同 。
4. 工作波形（又称为时序图，设初态为0 ） 设初态为0
置1
置0
置1
图4-10 主从RS触发器的时序图
4.2.3
CMOS主从 CMOS主从D触发器
1.电路组成及逻辑符号 1.电路组成及逻辑符号
4.3 触发器的逻辑功能
触发器的分类： 按逻辑功能不同：RS触发器、D触发器、JK触发 器、T触发器和T′触发器等。 按触发方式不同：电平触发器、边沿触发器和主 从触发器等。 按电路结构不同：基本RS触发器，同步触发器、 维持阻塞触发器、主从触发器和边沿触发器等。 触发器的逻辑功能通常用功能表、时序图、状 态转换表、特性方程和状态转换图表示。
3. 时序图
当CP从0变为1时，Q将由CP上升沿到来之前一 图4-14 维持—阻塞边沿D触发器时序图 瞬间D的状态决定。
作业题
4-3
4.3 触发器的逻辑功能 4.4 集成触发器及其应用
本章小结
复习
同步触发器的触发方式？ 什么是同步触发器的空翻？ 主从触发器的触发方式？ 边沿触发器的触发方式？ Ｄ触发器的逻辑功能？
RS触发器的状态转换图
4.3.2
D 0 0 1 1
D触发器
2.特性方程
Qn+1 0 0 1 1 Qn 0 1 0 1
1.状态转换表 1.状态转换表
Qn+1=D
表4-6 D触发器的状态转换表
3. 状态转换图
图4-17 D触发器的状态转换图
4.3.3
广。
JK触发器
JK触发器是一种多功能触发器，在实际中应用很 JK触发器是在RS触发器基础上改进而来，在使用 中没有约束条件。 常见的JK触发器有主从结构的，也有边沿型的。
图4-18 JK触发器的逻辑符号 （a）下降沿触发 （b）上升沿触发
1. 功能表
表4-7 JK触发器功能表
2. 状态转换表
表4-8 JK触发器状态转换表
3. 特性方程
4. 状态转换图
图4-19 JK触发器的状态转换图
5. 时序图（以CP下降沿触发的JK触发器为例）
图4-20 JK触发器的时序图
4.2 同步触发器
基本RS触发器的触发方式（动作特点）：逻辑 电平直接触发。（由输入信号直接控制） 在实际工作中，要求触发器按统一的节拍进行状 态更新。措施： 同步触发器（时钟触发器或钟控触发器）：具有 时钟脉冲CP控制的触发器。该触发器状态的改变与 时钟脉冲同步。 CP：控制时序电路工作节奏的固定频率的脉冲 信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 触发器更新为何种状态：由触发输入信号决定。
4.1.3 应用举例
利用基本RS触发器的记忆功能 消除机械开关振动引起的干扰脉冲。 干扰 脉冲
图4-4 机械开关 （a）电路 (b) 输出电压波形
B有0 就置0 就置0
A有0 就置1 就置1
图4-5 利用基本RS触发器消除机械开关振动的影响 （a）电路 （b）电压波形
作业题
思考题：基本RS触发器如何实现了记忆功能？
图4-9 主从RS触发器 （a） 逻辑电路 （b）逻辑符号
2. 工作原理 （1）当CP=0时，G3 、G4 被封锁，触发器的输出状 态保持不变。 （2）当CP从0变为1时，G3 、G4 打开，它们的输出 由G5、G6决定。此瞬间，若D=0，触发器被置为0状态； 若D=1，触发器被置为1状态。 （3）当CP从0变为1之后，虽然CP=1，门G3、G4是 打开的，但由于电路中几条反馈线①～④的维持—阻 可见，该触发器的触发方式为：在CP脉冲上升 塞作用，输入信号D的变化不会影响触发器的置1和置 沿到来之前接受D输入信号，当CP从0变为1时，触 0，使触发器能够可靠地置1和置0。因此，该触发器称 发器的输出状态将由CP上升沿到来之前一瞬间D的 为维持—阻塞触发器。 状态决定。 由于触发器接受输入信号及状态的翻转均是在 CP脉冲上升沿前后完成的，故称为边沿触发器。
可知，工作过程分为两步： 第一步，CP=1时，主触发器接收D的信号，并有 Q′=D，而从触发器是维持原来的状态不变。 第二步，CP从1变为0，主触发器的状态送入从 触发器，使Q =Q′。在CP=0期间，输入信号不能进入 主触发器。
触发方式：主从触发方式（CP下降沿有效）。 该触发器是靠CP的下降沿触发的，触发器的新状态 由CP脉冲下降沿到来之前输入信号D的状态决定。
4.1.2 或非门组成的基本RS触发器 或非门组成的基本RS触发器
仿真
图4-3 或非门组成的基本RS触发器 （a） 逻辑电路 （b）逻辑符号
高电平有效触发。 输入信号R 输入信号R、S为高电平有效触发。
或非门组成的基本RS触发器的状态转换表
S高电平 有效置1 有效置1
R高电平 有效置0 有效置0
4.2.1 同步RS触发器 同步RS触发器
1.电路组成及逻辑符号 1.电路组成及逻辑符号 触发方式：电平触 发方式 只有CP=1时（高电 平有效），触发器的状态 才由输入信号R和S来决 定。
在CP=0期间，G3、G4被封锁，触发器状态不变。 在CP=1期间，由R和S端信号决定触发器的输出状态。 图4-6 同步RS触发器 结论：触发器的动作时间是由时钟脉冲CP控制的。 （a） 逻辑电路 （b）逻辑符号
在CP的下降沿更新状态，次态由CP下降沿到 CP的下降沿更新状态，次态由CP下降沿到 来之前的J 来之前的J、K输入信号决定。
4.3.4 T触发器
3. 功能表（只在CP下降沿有效 ）
表4-4 CMOS主从D触发器的功能表
D 0 1
Qn+1 0 1
4. 工作波形（又称为时序图，设初态为0 ） 设初态为0
图4-12
CMOS主从D触发器的时序图
CP下降沿后置D CP下降沿后置D
4.2.4 边沿D触发器
1.电路组成及逻辑符号 边沿触发器：靠CP脉冲上升沿或下降沿进行触发。 正边沿触发器：靠CP脉冲上升沿触发。 负边沿触发器：靠CP脉冲下降沿触发。 表 示 CP 为 触发方式：边沿触发方式。 可提高触发器工作的可靠性，增强抗干扰能力。 发 边沿触 方式 仿真 表示触发 器靠CP上 升沿触发
2. 工作原理(仿真运行图4－6) 3. 功能表（在CP=1期间有效） 现态：CP脉冲作用前触发器的原状态，用Qn表示； 次态：CP脉冲作用后触发器的新状态，用Qn+1表示。
表4-2 同步RS触发器功能表
R为高电平 有效触发
R、S不允许 同时有效
S为高电平 有效触发
4. 工作波形（又称为时序图，设初态为0 ） 设初态为0
4.2 同步触发器
同步RS触发器 4.2.1 同步 触发器 4.2.2 主从RS触发器 主从 触发器 主从D触发器 4.2.3 CMOS主从 触发器 主从 边沿D触发器 4.2.4 边沿 触发器
复习
触发器有什么特点？ 请画出与非门实现的基本ＲＳ ＲＳ触发器的电路图。 ＲＳ 请列出基本ＲＳ ＲＳ触发器的功能表。 ＲＳ 什么叫现态？次态？ 基本RS触发器的触发方式？
4.1 基本RS触发器
与非门实现的基本RS触发器 4.1.1 与非门实现的基本 触发器