数字电路课件第四章 组合逻辑电
合集下载
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
数字电子技术基础 第4章
在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器
1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述
数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点
任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法
最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：
1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
数字电路与逻辑设计第四章组合逻辑电路
述问题的逻辑表达式。
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
门电路及组合逻辑电路ppt课件.ppt
二-十进制代码：用4位二进制数b3b2b1b0来表示十进 制数中的 0 ~ 9 十个数码。简称BCD码。
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
数字电路第4章(6竞争与冒险现象)_2综述
G1 G2 L=A'A A G1 G2 L=A'+A
A
A A'
A A' L
L
★ 分析：2—4译
码器中的竞争冒险现象
★ 当AB从10->01
时，动态过程 中出现00和11 状态，在Y3和 Y0输出端可能 产生冒险。
*2、检查竞争与冒险现象的方法（1）
一、代数法： (1) 检查是否存在某个变量A，它同时以原变量和 反变量的形式出现在函数表达式中。
★编码器、译码器、数据选择器、数据分配 器、数值比较器和加法器是常用的MSI组合逻 辑部件，学习时重点掌握其逻辑功能及应用。
★数据选择器的作用是根据地址码的要求，从 多路输入信号中选择其中一路输出。 ★数据分配器的作用是根据地址码的要求，将 一路数据分配到指定输出通道上去。
★编码器的作用是将具有特定含义的信息编成 相应二进制代码输出;常用的有二进制编码
关的电路。它在逻辑功能上的特点是：没有存储
和记忆作用；在电路结构上的特点是：由各种门 电路组成，不含记忆单元，只存在从输入到输出
的通路，没有反馈回路。
组合逻辑电路的基本分析方法是：根据给定电 路逐级写出输出函数式，并进行必要的化简和 变换，然后列出真值表，确定电路的逻辑功能。 组合逻辑电路的基本设计方法是：根据给定设 计任务进行逻辑抽象，列出真值表，然后写出输 出函数式并进行适当化简和变换，求出最简表达 式，从而画出最简(或称最佳)逻辑电路。
再加选通脉冲选取输出结果, 即可消除现象。
该方法简单易行，但对选通信号的作用时间和 脉冲宽度有严格的要求。
3、消除竞争与冒险现象的方法
（3） 修改逻辑设计 采用增加冗余项的方法。 在表达式中“加”上多余的“与项”或者“乘” 上多余的“或项”，使原函数不可能在某种条件 下再出现A+A‘和AA’的形式。
A
A A'
A A' L
L
★ 分析：2—4译
码器中的竞争冒险现象
★ 当AB从10->01
时，动态过程 中出现00和11 状态，在Y3和 Y0输出端可能 产生冒险。
*2、检查竞争与冒险现象的方法（1）
一、代数法： (1) 检查是否存在某个变量A，它同时以原变量和 反变量的形式出现在函数表达式中。
★编码器、译码器、数据选择器、数据分配 器、数值比较器和加法器是常用的MSI组合逻 辑部件，学习时重点掌握其逻辑功能及应用。
★数据选择器的作用是根据地址码的要求，从 多路输入信号中选择其中一路输出。 ★数据分配器的作用是根据地址码的要求，将 一路数据分配到指定输出通道上去。
★编码器的作用是将具有特定含义的信息编成 相应二进制代码输出;常用的有二进制编码
关的电路。它在逻辑功能上的特点是：没有存储
和记忆作用；在电路结构上的特点是：由各种门 电路组成，不含记忆单元，只存在从输入到输出
的通路，没有反馈回路。
组合逻辑电路的基本分析方法是：根据给定电 路逐级写出输出函数式，并进行必要的化简和 变换，然后列出真值表，确定电路的逻辑功能。 组合逻辑电路的基本设计方法是：根据给定设 计任务进行逻辑抽象，列出真值表，然后写出输 出函数式并进行适当化简和变换，求出最简表达 式，从而画出最简(或称最佳)逻辑电路。
再加选通脉冲选取输出结果, 即可消除现象。
该方法简单易行，但对选通信号的作用时间和 脉冲宽度有严格的要求。
3、消除竞争与冒险现象的方法
（3） 修改逻辑设计 采用增加冗余项的方法。 在表达式中“加”上多余的“与项”或者“乘” 上多余的“或项”，使原函数不可能在某种条件 下再出现A+A‘和AA’的形式。
脉冲与数字电路第四章 组合电路设计
组合电路的逻辑竞争和冒险
<4>静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化， 但函数输出最简与或式中不包含由N-P个不变变量组 成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时， 若变化前后稳定时，输出在变化前后一致，在卡诺图 中由其余不变的N-P个变量组成的乘积项包含的最小 项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章 组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一 信号的变化到达输出时间不一 致而引起的输出尖峰。 功能险象：多个输入信 号变化快慢不一致，引起的输 出尖峰。
(完整版)数字电路基础-阎石第五版-第4章
用与或非门实现
AG R 00 01 11 10
01 0 1 0
Z (RAG RAG RAG)
10 1 1 1
4.3 若干常用的组合逻辑电路
§4.3.1 编码器
编码：用二进制代码来表示某一信息（文 字、数字、符号）的过程。
实现编码操作的电路称为编码器。
编
高？低？
码 器
码？
一、二进制编码器 输入端：2n
(A B)CI
AB
S A B CI CO (A B)CI AB
S A B CI CO (A B)CI AB
这是一个全 加器电路
§4.2.2 组合逻辑电路的设计方法
根据实际逻辑问题
步骤：
确定输入、输出 列出真值表
最简单逻辑电路
设计
选择所需
门电路
写出表达式
并简化
画逻辑电路图
根据设
计要求
分析题意，将设计 要求转化为逻辑关
形式变换
系，这一步为设计
组合逻辑电路的根关据键设计所用
芯片要求
例1：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。用与非门实现.
解:
1.首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 L，多数赞成时是“1”，否则是“0”。
(( DC A) (DCB) (DCB))
解： Y2 ((DBA)(DC)) DBA DC
Y1 ((DCA)(DCB)(DCB)) DCA DCB DCB
Y0 ((DB)(DC)) DB DC
由真值表知：该电路可用来判别输入的4位二 进制数数值的范围。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高、低电平信号。
常用的有：二进制译码器，二-十进制译码器， 显示译码器等
一、二进制译码器
例：3线—8线译码器 输
A
2
3位二进制译码器的真值表
入
A
1
输
Y
6
出
Y
3
A Y
0 7
Y
5
Y
4
Y
2
Y
1
Y
0
0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0
' ' ' ' ' ' ' 7 6 5 4 3 2 1 0
' ' ' ' ' ' ' ' ' ' ' ' I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0 I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
解 ：（1）逻辑抽象：
输入变量：Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习； 1表示上自习, ０表示不上自习 。 输出变量：Ｙ、 F分别表示大教室、小教室的灯是否亮； １表示亮, ０表示灭。
（2）列真值表：
利用卡诺图化简：
BC
AC
Y AB BC AC
AB
（3）函数表达式：
Y ABC ABC ABC ABC
选通信号 S’=0 工作 S’=1 封锁
附加输出信号
为0时，电路工 作无编码输入
' ' ' ' ' ' ' YS' ( I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0 S )' ' ' ' ' ' ' ' ' YEX [( I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0 S )' S ]'
Y A B A A B B A B A A B B
A B A A B B （ ） （ ） AB AB
特点：输入相同为“0”； 输入不同为“1”。
异或门
A
B
=1
Y
4.2.2 组合逻辑电路的设计方法
一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计
将十进制的十个数码0～9编成二进制代码， 也称8421BCD码编码器。编码功能与 74HC148类似。
二－十进制优先编码器（74LS147）
1001
74LS147优先编码器功能符号图
图中没有 I 0 输入端,这因为当 I 0 ～ I 9 全为1，就相当于对十进制数0编码， 所以输入端 I 0 在电路中被省略了。
74LSl47与按键连接的电路如图所示。由于编码器的输
人信号是低电平有效，所以将按键的一端接地，另一端通 过上拉电阻接至编码的输入端。 该编码器以反码形式输出，将编码输出再分别经反相器 输出，以完成将十进制数转换成相应的二进制数。
键盘编码应用电路
4.3.2 译码器
功能：将每个输入的二进制代码译成对应的输出
（2）列真值表：
（3）函数表达式：
Y ABC ABC ABC
Y ABC ABC ABC
ABC ABC ABC
利用卡诺图化简：
(４) 画逻辑图:
4.3 若干常用组合逻辑电路
4.3.1 编码器
功能：将输入的每个高/低电平信号变成一个对应
的二进制代码 普通编码器
优先编码器
F ABC ABC ABC ABC
A B C (A B)C A B C
(４) 画逻辑图:
Y AB BC AC
F A BC
例3、用与非门设计一个三变量判偶电路。当输入 变量中有偶数个1时，输出1；否则输出为0。 解：（1）逻辑抽象： 设Ａ、Ｂ、Ｃ表示三个输入变量;Ｙ为输出变量。
低电平有效
Y2' ( I 7 I 6 I5 I 4 )'
选 通 信 号
Y2' [(I7 I 6 I5 I 4 ) S ]'
Y2' [( I 7 I 6 I 5 I 4 ) S ]'
' ' ' ' Y1' [( I 7 I 6 I 5 I 4 I 3 I 2 I 4 I 5 ) S ]' ' ' ' ' ' Y0' [( I 7 I 6 I 5 I 3 I 4 I 6 I1 I 2 I 4 I 6 ) S ]'
二、优先编码器
特点：允许同时输入两个以上的编码信号，但只对 其中优先权最高的一个进行编码。 例：8线-3线优先编码器
设I7优先权最高 … I0优先权最低
I0 I1
输 入 输 出 I2 I3 I4 I5 I6 I7 Y Y Y
2 1 0
X X X X X X X X X X X X X X X X X X X 0 X X X 0 1 X X 0 1 1
例1：分析下图组合逻辑电路的功能。
AB
列真值表：
BC AC
Y AB BC AC =AB+BC+AC
特点：若输入两个或者两个以上的1，输出Y为1。
功能：实际可作为多数表决电路 。
练习：分析下图的逻辑功能。
A B A
真值表
A
0 0 1 1
B
0 1 0 1
Y
0 1 1 0
AB
A B B
X 1
X 1
X 1
X 1
X 1
X 1
X 1
1 1
1 1
0
0 0 0 0
X
X X X X
X
X X X X
X
X X X X
X
X X X 0
X
X X 0 1
X
X 0 1 1
X
0 1 1 1
0
1 1 1 1
0
0 0 0 1
0
0 1 1 0
0
1 0 1 0
1
1 1 1 1
0
0 0 0 0
0
0 0
X
X 0
X
0 1
[( I 7 I 6 I 5 I 4 I 3 I 2 I1 I 0 ) S ]'
为0时，电路工 作有编码输入
输
S
1 0
' I0 ' I1 ' I2 ' I3
入
' I4 ' I5 ' I6 ' ' I 7 Y2
输 出
Y1'
1 1 1 1
Y0' YS
1 0
'
' YEX
X 1
第一片为高优先权 只有(1)无编码输入时，(2)才允许工作 ' ' ' YEX 0 时表示对 A15 ~ A8的编码 第(1)片 低3位输出应是两片的输出的“或”
三、二-十进制优先编码器
' 将 I 9 ~ I1'
编成0110 ~ 1110
' ' I9 的优先权最高， I0 最低
…
Y F ( A)
yn=Fn(x1,x2,…,xm)
4.2组合逻辑电路的分析
给定逻辑 电路图
分析
得到电路 逻辑功能
分析步骤：
1. 由给定的逻辑图，从输入到输出逐级写出逻辑式。 2. 用公式法或卡诺图对逻辑式进行化简（最简 与-或式）。 3. 列真值表。 4. 分析真值表特点，得到电路的逻辑功能。
0
1 1
1
1 1
1
1 1
1
1 1
1
1 1
1
1 1
1
1 1
0
1 1
1
0 1
1
1 1
0
0 0
附加输出信号的状态及含意
' YS ' YEX
1 0 1 0
1 1 0 0
状态 不工作 工作，但无输入 工作，且有输入 不可能出现
控制端扩展功能举例：
例：
用两片8线-3线优先编码器
16线-4线优先编码器
' A15的优先权最高··· 其中，
输 出 Z 1 0 0 1 0 1 1 1
设计举例：
3. 选用小规模SSI器件 4. 化简
Z R' A' G' RA RG AG
5. 画出逻辑图
设计举例2、有三个班学生上自习，大教室能容纳两 个班学生，小教室能容纳一个班学生。 设计两个教室是否开灯的逻辑控制电路，用SSI 门电路实现。要求如下： （1）一个班学生上自习， 开小教室的灯。 （2）两个班上自习， 开大教室的灯。 （3）三个班上自习， 两教室均开灯。