西安电子科技大学网教数字逻辑电路模拟题资料
数字逻辑设计及实践电子科技大学试卷及答案
数字逻辑设计及实践1、存储单元是时序状态机不可缺少的组成部分；（ √ ）2、7485为4位二进制比较器。
如果二进制数A=B ，则其输出必将是Y （A=B ）有效；（Х ）3、所有类型的触发器其状态更新都发生在时钟触发沿上；（Х ）4、米利型时序逻辑的输出仅仅取决于当前现态的值；（Х ）5、穆尔型时序逻辑的输出仅仅取决于当前现态的值；（ √ ）6、异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（ √ ）7、如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（ Х）8、时序逻辑可以没有输出，但是组合逻辑必须有输出；（ √ ）9、要实现模为100的计数器（有效计数循环圈的状态数为100），则需要10片74160（十进制计数器）来实现；（ Х）10、环形计数器的有效状态个数，与其位数相同；（ √ ）1、 将十进制运算（-125-3）转换成带符号的8位（包括符号位）二进制补码运算，其结果为：①. 00000000 ②. 10000000 ③. 11111111 ④. 100000112、请问下列逻辑中，与(A ·B)/相同的逻辑是 ；①. A /+B / ②. A+B ③. A ·B ④. A /·B /3、已知逻辑F(ABC)=Σm (1,3,5,7)，则下面的描述为正确的是：①. F(ABC)=ПM (0,2,4,6) ②. F=C③. F D =Σm (0,2,4,6) ④. F=A+B4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：①. 8、3 ②. 3 、8 ③. 8、8 ④. 3、35、如果实现5-32的译码器电路，需要 个74138（3-8译码器）来实现：①. 2 ②. 3 ③. 4 ④. 86、要实现256进制（模为256）的二进制计数器，需要 个74163（4位二进制加计数器）来实现①. 2 ②. 3 ③. 8 ④. 167、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：①. 8 ②. 4 ③. 3 ④. 28、如果用触发器和门电路来实现12进制的计数器，则至少需要 个触发器：①. 2个 ②. 3个 ③. 4个 ④. 5个9、一个JK 触发器的驱动方程为X K J ==，则其逻辑功能与以下哪种触发器相同：①. JK 触发器 ②. SR 触发器③. D 触发器 ④. T 触发器10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是：①. 反馈函数输入输出到移位寄存器的串行输入端②. 反馈函数是现态的函数③. 反馈函数中可以有存储单元④. 反馈函数是个组合逻辑单元1、下面有关带符号的二进制运算，描述正确的是，其中X 是被加数，Y 是加数，S 为和：①. [X]原码+[Y]原码=[S]原码 ②. [X]补码+[Y]补码=[S]补码③. [X]反码+[Y]反码=[S]反码 ④. [X]原码+[Y]原码=[S]补码2、逻辑函数式AC+ABCD+ACD /+A /C=①. AC ②. C ③. A ④. ABCD3、请问F=A ⊕B 的对偶式=DF①. A+B ②. A ⊙B ③. AB ④. AB /+A /B4、已知门电路的电平参数如下：，，，，V 8.0V V 0.2V V 5.0V V 7.2V max IL min IH max OL min OH ====请问其高电平的噪声容限为：①.2.2V ②.1.2V ③.0.7V ④.0.3V5、下面描述方法，对于一个组合逻辑而言，具备唯一性的是：①.逻辑函数式 ②.真值表③.卡诺图 ④.逻辑电路图6、下面电路中，属于时序逻辑电路的是：①.移位寄存器 ②.多人表决电路③.比较器 ④.码制变换器7、一个D 触发器的驱动方程为Q X D ⊕=，则其逻辑功能与以下哪种触发器相同：①. JK 触发器 ②. SR 触发器③. D 触发器 ④. T 触发器8、n 位环形计数器，其计数循环圈中的状态个（模）数为：①.n 个 ②.2n 个③.2n 个 ④.2n -1个9、n 位扭环计数器，其计数循环圈中的状态个（模）数为：①.n 个 ②.2n 个③.2n 个 ④.2n -1个10、如果用JK 触发器来实现T 触发器，则JK 触发器的驱动端需要做如下的连接：①.J=K=0②.J=K=T③.J=T;K=T’④.J=T’;K=T1、CMOS 集成逻辑OD 门，可以用以线与操作；（√ ）2、三态门的附加控制端输入无效时，其输出也无效；（ Х ）3、三态门的三个状态分别为高电平、低电平和高阻态；（√ ）4、施密特触发输入的门电路，当输入从高电平变换到低电平，和从低电平变换到高电平，它的输出变化轨迹相同；（ Х ）5、组合逻辑和时序逻辑的区别主要在于前者与时间无关，而后者时间的因素必须考虑进去；（ √ ）6、一个逻辑的函数式并不唯一，但是最简的与或表达式是唯一的；（Х ）7、模拟信号是连续的，而数字信号是离散的；（√ ）8、当两个组合逻辑的真值表相同是，则表明这两个逻辑是相等的；（ √ ）9、对于一个优先编码器而言，当输入多个有效时，其输出很难讨论；（Х ）10、串行加法器比超前进位加法器速度更快，且电路更为简单；（ Х）1、以下有关原码、反码和补码的描述正确的是：①.二进制补码就是原码除符号位外取反加1；②.补码即是就是反码的基础上再加1；③.负数的原码、反码和补码相同；④.正数的原码、反码和补码相同；2、下列逻辑表达式中，与D BC C A AB F ///1++=不等的逻辑是：①.///BC C A AB ++②.////D BC C A AB ++③．//C A AB +④．BD C A AB ++//3、已知门电路的电平参数如下：，，，，V 3.0V V 0.3V V 25.0V V 2.3V L I IH OL OH ≤≥≤≥请问其低电平的噪声容限为： ①. 0.05V ②. 0.2V ③. 2.95V ④. 2.7V4、下列逻辑中，与/A Y =相同的逻辑是：①.1A Y ⊕= ②.0A Y ⊕=③.A A Y ⊕= ④./)A A (Y ⊕=5、有如下所示波形图，已知ABC 为输入变量，Y 为输出变量，我们可以得到该逻辑的函数式为：①.AC AB Y += ②.C B A Y ++=③.C B A Y ⋅⋅= ④.///C B A Y ++=6、在同步状态下，下面哪种时序逻辑器件的状态更新仅仅发生在时钟触发沿来临的瞬间，并且状态更新的依据也仅仅取决于当时的输入情况：①.锁存器②.电平触发的触发器③.脉冲触发的触发器④.边沿触发的触发器器7、或非门所构成的SR 触发器的输入为S 和R ，则其工作时的约束条件为：①.1R S =+ ②.0R S =⋅③.0R S //=+ ④.R S =8、要实现有效状态数为8的扭环计数器，则所需移位寄存器中的触发器个数为：①.8 ②.4 ③.3 ④.29、下面的电路，属于组合逻辑的电路是：①.串行数据检测器②.多路数据选择器③.顺序信号发生器④.脉冲序列发生器10、下面哪些器件不能够实现串行序列发生器①.计数器和组合门电路②.数据选择器和组合门电路③.移位寄存器和组合门电路④.触发器和组合门电路1、如果逻辑AB=AC ，则B=C ；（ Х）2、如果逻辑A+B=A+C ，则B=C ；（Х ）3、如果逻辑AB+AC=1，则A=1；（ √ ）4、如果逻辑AB+AC=0，则A=0；（Х ）5、若干个逻辑信号进行异或操作，如果这些信号中逻辑“1”的个数为奇数，则输出结果为1；（ √ ）6、A ⊕1=A /；（ √ ）7、A+A+A=A ·A ·A ；（ √ ）8、对于CMOS 集成门电路而言，与门的结构比与非门的结构更为简单一些；（Х ）9、TTL 逻辑比CMOS 逻辑的运行功耗更低，所以更利于集成；（Х ）10、影响CMOS 集成门电路的运行速度主要是传输延迟和转换时间；（ √ ）图2-5。
电子科技大学智慧树知到“计算机科学与技术”《数字逻辑设计及应用》网课测试题答案5
电子科技大学智慧树知到“计算机科学与技术”《数字逻辑设计及应用》网课测试题答案（图片大小可自由调整）第1卷一.综合考核(共15题)1.某门电路对正逻辑而言是与非门，对负逻辑而言则是或非门。
()A.错误B.正确2.组合逻辑电路输出与输入的关系可用()描述A、真值表B、状态表C、状态图D、以上均不正确3.L=AB+C的对偶式为：()。
A.A+BCB.(A+B)CC.A+B+CD.ABC4.移位寄存器T1194工作在并行数据输入方式时，MAMB取值为()A、00B、01C、10D、115.和十六进制数5A.5等值的二进制数是()A、1010010.0101B、1011010.101C、1011010.0101D、1010101.01016.n级触发器构成的计数器最多可计2n个数。
() A、错误B、正确7.若AB=AC，一定是B=C。
()A、错误B、正确8.脉冲异步时序逻辑电路的输入信号可以是()A、模拟信号B、电平信号C、脉冲信号D、以上都不正确9.若AB+AC=1，则一定是A=1。
()A、错误B、正确10.用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为()。
A、8B、16C、32D、6411.下列电路中，是组合电路的是()。
A、串行数据检测器B、数据选择器C、环形计数器D、移位寄存器12.下列电路中能够把串行数据变成并行数据的电路应该是()。
A.JK触发器B.3/8线译码器C.移位寄存器D.十进制计数器13.CMOS电路的电源电压只能使用+5V。
()A.错误B.正确14.和十六进制数5A.5等值的二进制数是()。
A.1010010.0101B.1011010.101C.1011010.0101D.1010101.010115.下列电路中，是时序电路的是()。
A.二进制译码器B.移位寄存器C.数值比较器D.编码器第2卷一.综合考核(共15题)1.n级触发器构成的环形计数器，计数模是()A、nB、2nC、2n-1D、2n+12.T触发器中，当T=1时，触发器实现()功能A、置1B、置0C、计数D、保持3.移位寄存器可以用作数据的串/并变换。
电子科技大学“计算机科学与技术”《数字逻辑设计及应用》23秋期末试题库含答案
电子科技大学“计算机科学与技术”《数字逻辑设计及应用》23秋期末试题库含答案第1卷一.综合考核(共20题)1.若A+B=A+C，则一定是B=C。
()A.错误B.正确2.CMOS电路的电源电压只能使用+5V。
()A.错误B.正确3.电平异步时序逻辑电路不允许两个或两个以上输入信号()A、同时为0B、同时为1C、同时改变D、同时出现4.逻辑式A(A+B)(A+B+C)(A+B+C+D)=()A、AB、A+BC、A+B+CD、A+D5.若AB+AC=1，则一定是A=1。
()A.错误B.正确6.下列哪个不是基本的逻辑关系()。
A、与B、或C、非D、与非7.逻辑代数的三种基本运算是()A、与B、或C、非D、相除8.9.10.移位寄存器可以用作数据的串/并变换。
()A、错误B、正确11.欲将JK触发器作成翻转触发器，最简单的方法是令J=1，K=1。
()A.错误B.正确12.扭环形计数器都是不能自启动的。
()A、错误B、正确13.施密特触发器可以用来鉴别脉冲幅度。
()A、错误B、正确14.若A+B=A+C，则一定是B=C。
()A、错误B、正确15.下列说法中，()不是逻辑函数的表示方法。
A、真值表和逻辑表达式B、卡诺图和逻辑图C、波形图和状态图D、逻辑图16.电平异步时序逻辑电路中各反馈回路之间的竞争是由于状态编码引起的。
() T、对F、错17.18.逻辑代数的三种基本运算是()。
A.与B.或C.非D.相除19.下列电路中，是时序电路的是()。
A.二进制译码器B.移位寄存器C.数值比较器D.编码器20.移位寄存器可以用作数据的串/并变换。
()A.错误B.正确第1卷参考答案一.综合考核1.参考答案：A2.参考答案：A3.参考答案：C4.参考答案：A5.参考答案：B6.参考答案：D7.参考答案：ABC10.参考答案：B11.参考答案：B12.参考答案：A13.参考答案：B14.参考答案：A15.参考答案：C16.参考答案：F18.参考答案：ABC19.参考答案：B20.参考答案：B。
西安电子科技大学数字电路基础答案
习题4 4－3解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下：由此可得：1M =当时，33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。
0M =当时，332321321210321010Y x Y x x Y x x x Y x Y x x x x Y x =⎧⎪=⊕⎪⎨=⊕⊕=⊕⎪⎪=⊕⊕⊕=⊕⎩ 完成格雷码至二进制的转换。
4－9 设计一个全加（减）器，其输入为A,B,C 和X （当X ＝0时，实现加法运算；当X ＝1时,实现减法运算),输出为S(表示和或差），P(表示进位或借位）。
列出真值表，试用3个异或门和3个与非门实现该电路，画出逻辑电路图。
解：根据全加器和全减器的原理,我们可以作出如下的真值表:由真值表可以画出卡诺图，由卡诺图得出逻辑表达式，并画出逻辑电路图:A B C XP4－10 设计一个交通灯故障检测电路，要求红，黄，绿三个灯仅有一个灯亮时,输出F ＝0；若无灯亮或有两个以上的灯亮，则均为故障，输出F ＝1。
试用最少的非门和与非门实现该电路。
要求列出真值表，化简逻辑函数，并指出所有74系列器件的型号. 解:根据题意，我们可以列出真值表如下：对上述的真值表可以作出卡诺图，由卡诺图我们可以得出以下的逻辑函数：F AB AC BC ABC AB AC BC ABC =+++=•••逻辑电路图如下所示：A F4－13 试用一片3－8译码器和少量逻辑门设计下列多地址输入的译码电路.（1） 有8根地址输入线7A ~1A ,要求当地址码为A8H,A9H ，…,AFH 时，译码器输出为0Y ～7Y 分别被译中，且地电平有效。
（2） 有10根地址输入线9A ～0A ，要求当地址码为2E0H,2E1H, …,2E7H 时，译码器输出0Y ~7Y 分别被译中，且地电平有效.解：(1）当122100A B E E E =，即75364210111,00,A A A A A A A A ==从000～111变化时07~Y Y 分别被译中，电路如下图所示：Y Y (2）当122100A B E E E =，即97538432101111,000,A A A A A A A A A A ==从000～111变化时，07~Y Y 分别被译中。
电子科技大学22春“计算机科学与技术”《数字逻辑设计及应用》作业考核题库高频考点版(参考答案)试题号
电子科技大学22春“计算机科学与技术”《数字逻辑设计及应用》作业考核题库高频考点版（参考答案）一.综合考核(共50题)1.74LS160十进制计数器它含有的触发器的个数是()A、1个B、2个C、4个D、6个参考答案：C2.一个不完全确定原始状态表的各最大相容类之间可能存在相同状态。
()T、对F、错参考答案：T3.表达式A+A+A和B×B×B的值分别是()A、0B、1C、AD、B参考答案：CD4.表达式A+A+A和B×B×B的值分别是()。
A.BB.AC.1D.0参考答案：AB5.一个十进制计数器，可以作为十分频器使用。
()A.错误B.正确参考答案：B6.下列电路中能够把串行数据变成并行数据的电路应该是()A、JK触发器B、3/8线译码器C、移位寄存器D、十进制计数器参考答案：C7.四变量A，B，C，D构成的最小项是()。
A、AB、ABC、ABCD、ABCD参考答案：D8.一块数据选择器有三个地址输入端，则它的数据输入端应有()个。
A、3B、6C、8D、1参考答案：C9.CMOS电路的电源电压只能使用+5V。
()参考答案：A10.下列电路中，是组合电路的是()A、串行数据检测器B、数据选择器C、环形计数器D、移位寄存器参考答案：B11.下面各个组成部分，对于一个时序逻辑来说，不可缺少的是()A、mealy型输出B、输入C、moore型输出D、存储单元参考答案：D12.一块八选一的数据选择器，其地址(选择输入)码有()。
A.1位B.3位C.4位D.8位参考答案：B13.幅度为Vm的矩形脉冲的上升沿时间tr是指从()上升到()之间的时间间隔。
A.0.1VmB.0.2VmC.0.8VmD.0.9Vm14.只能按地址读出信息，而不能写入信息的存储器为()A、RAMB、ROMC、PROMD、EPROM参考答案：B15.门电路带同类门数量的多少称为门的扇出数。
()T、对F、错参考答案：T16.若AB+AC=1，则一定是A=1。
电子科技大学数字逻辑电路期末英文考试题及试卷
电子科技大学XXX 学年第二学期“数字逻辑设计及应用”课程考试题（半期）（120分钟） 考试日期20XX 年4月25日I. TO FILL YOUR ANSWERS IN THE “[ ]” (4’ X 10=40) 1. [26.125 ]10 = [1A.2]16 2. (7A .C4)16 = ( 172.61 )8 .3. If [X]10 = -57，then [X]signed-magnitude = [ 10111001 ]2， ( Assumed the number system is 8-bit long ).4. If the signed-magnitude representation is （101101）2 for one number, then it ’s 8-bit two ’s complement representation is( 11110011 )2.5. If number [A] tw o’s -complement =11111001 and [B] two’s -complement =11010101, calculate [A-B] two’s -complement and indicate whether or not overflow occurs.[ A-B ] two’s -complement =[ 00100100 ], overflow[ NO ] 6. The binary number code is (1110101)2, then its corresponding Gray code is ( 1001111). 7. The unused CMOS NAND gate inputs should be tied to logic (____1___) or another input. 8. A CMOS circuit is shown as Fig1，it s’ logic function F =(____(A ⋅B)’______). (positive logic)9. If )(E D C B A F ⋅'+⋅'+=，then dualexpression =D F (___)))(((E D C B A F +'⋅+'⋅=______________).10. If F=∏ABCD (1,6,8,10, 13)，then its invert function expression is ='F ∏ABCD (_0,2,3,4,5,7,9,11,12,14,15__).II. Give your answers whether the statements are true or false(2*5=10)F+E DFig.11. ( F ) If AB=AC is true for logic equation ，then B=C is true.2. ( F ) A product expression for all minterms of a logic function must be 1.3. ( T ) If a logic function )7,3,1(,,C B A F ∏=，then it s’ inverse funcation )7,3,1(,,'C B A F ∑=.4. ( T ) when inputs is one “1” and 1000 “0” for XOR gate, then output is “1”.5. ( T ) A properly designed two-level sum-of-products (AND-OR) circuit has no static-0 hazards.III. there is only one correct answer in the following questions.(3’ X 10=30)1. For a logical function, which representation as follows is one and only （唯一）. ( C )A) logic expression B) logic diagram C) truth table D) timing diagram 2. The following logic expressions, the hazard-free one is ( D ).A) F=B ’C ’+AC+A ’B B) F=A ’C ’+BC+AB ’C) F=A ’C ’+BC+AB ’+A ’B D) F=B ’C ’+AC+A ’B+BC+AB ’+A ’C ’ 3. The output signal of ( A ) circuit is 1-out-of-M code.A) binary decoder B) binary encoder C) seven-segment decoder D) decade counter4. The logic equation for a 2-input,1-bit multiplexer is F=AC+BC ’. If we want to build a two-input OR gate （F=X+Y ）with this multiplexer , show how to tie the input A, B and C? ( A ).A). The input A should be tied to logic “1”, B to X, and C to Y . B). The input A should be tied to X, B to logic “0” and C to Y . C). The input A and B should be tied together to X, and C to Y . D). The input A should be tied to logic “0”, B to X, and C to Y .5. For a NAND gate in positive logic, if negative logic is adopted ，then NAND gate will be changed to （ D ）。
西安电子科技大学2021数电期末试题
考试时间 120 分钟一、基础部分（共40分）1.（2分）完成下列数制转换：（25.25）10 = （ ）2= （ ）16 2.（2分）将十进制数转换为相应的编码表示。
（12）10 = （ ）8421BCD= （ ）余3码3.（4分）按照反演规则和对偶规则分别写出下列函数的反函数和对偶函数。
F =AB +E̅̅̅̅̅̅̅̅̅̅̅∙D +BC F̅ =__________________________________ F ∗=_________________________________4.（3分）按照要求写出下列函数的等价形式：5.（9分）已知某逻辑函数F 表达式如下，试完成下列内容：F =A̅C ̅+A ̅B ̅+BC +A ̅C ̅D ̅（1）在下图基础上完成该逻辑函数的卡诺图（下画线处也需要填写）（3分）。
===+=BC B A F （或与式） （与非与非式） （与或非式）（2）用卡诺图化简，写出该逻辑函数的最简与或式（2分）。
（3）根据化简结果，列出函数F的真值表（2分）。
（4）根据最简与或式画出该逻辑函数的电路图（2分）。
6.（6分）下图所示电路用于产生2相时钟信号，按照要求完成下述内容。
CQ1Q2（1）分别写出该电路的输出Q1和Q2的逻辑表达式（2分）。
（2）完成下列波形图，并说明在A 取不同值的情况下电路功能（初态为0）（4分）。
C Q Q2AQ1该电路的功能：_______________________________________________________ ____________________________________________________________________。
7.（6分）74194是双向移位寄存器，试判断下列电路的功能，并画出其状态表和状态图。
1（1）在下表中填写电路的状态表，并画出状态图（4分）状态图如下：（2）该电路的功能是:__________________________；（2分）装 订 线8.（8分）阅读如下电路，完成各项以下内容。
西安电子科技大学版数字电子技术(第三版)课后习题答案第六章
西安电子科技大学版数字电子技术(第三版)第六章时序逻辑电路1.解：状态迁移图计数器的计数模为六。
2.（1）由所给方程画出逻辑图(2)该电路是异步电路，对异步电路的分析，主要注意每一级触发器的时钟。
对Q2、Q3而言，因为其J=K=1，每一时钟下降沿必翻转，即在Q1由1→0时，Q2翻转一次；同样，Q2由1→0时，Q3翻转一次。
为了判断电路的计数模，应先作出状态迁移表。
该电路为一个具有自启动能力的异步模九计数器(3) 由上述状态迁移表，可画出状态迁移图，如图所示。
2. 解 由波形图直接得状态迁移关系。
由此可看出该计数器是一个同步模六递减计数器。
由状态迁移表、作出卡诺图，从而求得各级触发器的特征方程，再与JK 触发器特征方程n nn Q K Q J Q+=+1相比较，即可得激励方程：nAn B nC A nAB nAC A n Cn A B nB n AC nAn A nB n A nB nC nA nB n Cn A nC nB nA n C Q Q Q C K Q K Q K J Q Q J Q Q J Q Q Q Q Q Q Q Q Q Q Q Q Q Q ========+=+=+++11111迁移表卡诺图 如选D 触发器，则激励方程为：nAnB nC nAA n CnA n Bn A B n Cn A nC n B n A C nAn A nCnA nB n A n B n Cn A nC nB nA n C Q Q Q C Q D QQ Q Q D QQ Q Q Q D Q Q Q Q Q Q Q Q Q Q Q Q Q ==+=+==+=+=+++111由激励方程画出逻辑图。
D 触发器电路图。
最后还应检验自启动能力： 110→011； 111→110 显然该电路具有自启动能力。
3. 解：写出方程 激励方程：nnn Q Q D Q D 21211⊕==特征方程：nnn n n Q Q Q Q Q 2112111⊕==++状态真值表状态迁移图该电路为同步四进制加法计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西安电子科技大学网教数字逻辑电路模拟题模拟试题一一、单项选择题（每题 2分，共30分）1 、下列数中最大的数是 [ ] 。
A （ 3.1 ） HB （ 3.1 ） DC (3.1) OD (11.1) B2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。
A 00110101.0111B 00111000.1010C 00111000.0111D 01101000.10103 、与非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。
A CBC ＋ CD A +6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。
A G=( ＋ B) ·＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) ·＋ (B+ )7 、逻辑函数的逻辑相邻项是 [ ] 。
A A CB AC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于时序电路的是 [ ] 。
A 译码器B 触发器C 全加器D 移位寄存器10 、数据选择器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。
A 一个变量B 二个变量C 三个变量D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。
A JK=1XB JK=X0C JK=X1D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。
A 0110 或 1011B 1011 或 1010C 0110 或 1110D 1101 或 110014 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。
A 3 个B 4 个C 13 个D 16 个15 、 N 级触发器组成环形计数器，其进位模为 [ ] 。
A NB 2NC D二、填空题（每题 2 分，共 10 分）1. 格雷码的特征是 ________________ 。
2. F= =________________ 。
3. 偶数个 1 相异或，其结果为 ________________ 。
4. 数字电路的输出仅与当前输入有关，而与电路过去状态无关，该电路称为 ________________ 。
5. 100KH Z 输入信号输出频率 20KH Z 为该电路的分频系数为______________ 。
三、化简题（每题 10 分，共 20 分）1. 将函数 F(ABCD)= , 约束条件 AB+AC=0 ，2. 作出卡诺图，并在卡诺图上化简 ;3. 写出最简与或非式 ;4. 画出逻辑图。
5. 将函数 F(ABC)= BC ＋ BCD ＋ AC+AD+ 化简为最简的与非式。
四、分析题（每题 10 分，共 20 分）1 、译码器电路如图。
①写出输出 F 的方程②列出真值表③说明功能2.电路如图所示，分别作出(a)(b)图的状态迁移关系并说明其功能(a) (b)五、设计题（每题 10分，共20分）1.用门电路设计二位二进制数的平方电路，输入二进制数B 2 B 1 ,输出四位二进制数F 3 F 2 F 1 F 0•列出真值表•写出方程•画出电路2、用JK触发器设计一个三进制加法计数器•作出状态转换表•求出状态方程，确定激励函数附 74LS161,74LS194的功能表74LS161功能表输入输出CP Cr LD P T D C B A Q D Q C Q B Q A X 0 X X X X X X X 0 0 0 01 0 X X D C B A D C B AX 1 1 0 X X X X X 维持1 1 X 0 X X X X 维持（进位位 O C =0 ）X1 1 1 1 X X X X 计数74LS194 功能表输入输出Cr S 1 S 0 CP S R S L D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 X X X X X X X X X 0 0 0 01 X X X X X X X X X 维持1 0 0 X X X X X X X 维持1 0 1 A X X X X X A Q 0 Q 1 Q2 1 1 0 X B X X X X Q 1 Q 2 Q3 B 1 1 1 X X D 0 D 1 D 2 D 3 D 0 D 1 D 2 D 3模拟试题二一、单项选择题（每小题 2 分，共 30 分）1 、下列各数中与十进制数 100 不相等的数是（）A （ 64 ） 16 B. （ 144 ） 8C. （ 1100100 ） 2D. （ 0001 0100 0100 ）余 3BCD2 、八进制数（ 30 ） 8 的 8421BCD 是（）A. 0001 1000B. 0010 0100C. 0100 1011D. 0101 10103 、为使或非门输出为 1 则输入（）A. 必须全为 1B. 必须全为 0C. 只要有 0 即可D. 只要有 1 即可4 、函数与其相等的表达式是（）A. B. C. AB D. C+AB5 、使函数等于 0 的输入 ABC 的组合是（）A. ABC=000B. ABC=011C. ABC=100D. ABC=1016 、四变量的最小项的逻辑相邻项是（）A. B. C. D.7 、函数的反函数式是（）A.B.C.D.8 、的最简式为（）A. B. 1C. D. A+BDE+CDE9 、函数的最简与非式为（）A. B. C. D.10 、函数的最简或非式为（）A. B.C. D.11 、函数，约束条件为，其最简与或非式是（）A. B.C. D.12 、用触发器组成 50 进制计数器，触发器最少级数是（）A. 三级B. 四级C. 五级D. 六级13 、 JK 触发器由 0 1 ，其 JK 取值为（）A. JK=X1B. JK=X0C. JK=1XD. JK=0X14 、 n 级触发器组成扭环形计数器其有效状态数为（）A. n 个B. 2n 个C. 2 nD. 2 n --2n15 、四位移位寄存器现态为 1101 ，经过左移一位后，其次态为（）A. 0110 或 1011B. 0110 或 1110C.1010 或 1011D. 1110 或 1010二、填空题（每小题 2 分，共 10 分）1 、输入的数据为 11010100 如采用奇校验码，则其校验位为。
2 、异或运算经过取反运算后得运算。
3 、函数的多余项是。
4 、一个数字电路，它的输出不仅与当前输入有关，而且与电路的过去状态也有关，该电路称为电路。
5 、时钟频率 f cp =5khz 经过 5 分频后，其输出波形的频率为 hz 。
三、分析题•数据选择器电路如图所示（ 1 ）、写出函数 F 的表达式；。
（ 2 ）、指出其功能。
2 、 74LS161 和 74LS194 电路如图所示。
（ 1 ）、分别列状态迁移表（或画出状态迁移图）（ 2 ）、指出其功能。
四、设计题1. 用三变量译码器 74LS138 和少量门电路，设计一个三变量的奇检测电路1) 列出真值表；2) 写出函数表达式；3) 画出逻辑图。
2. 74LS161 设计一个起始状态为 0011 的十一进制计数器。
1) 列出状态迁移关系；2) 画出逻辑图。
附∶相关集成电路功能表1. 74LS161 功能表输入输出CP C r LD P T D C B A Q D Q C Q B Q AX 0 X X X X X X X 0 0 0 01 0 X X D C B A D C B AX 1 1 0 1 X X X X 维持1 1 X 0 X X X X 维持（进位位 O C =0X1 1 1 1 X X X X 计数2. 74LS194 功能表输入输出C r S 1 S 0 CP S R S LD 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 30 X X X X X X X X X 0 0 0 01 X X X X X X X X X 维持1 0 0 X X X X X X X 维持1 0 1 A X X X X X A Q 0 Q 1 Q 21 1 0 X B X X X X Q 1 Q2 Q3 B1 1 1 X X D 0 D 1 D2 D 2 D 0 D 1 D 2 D 2模拟试题三一、单项选择题（每题 2分，共30分）1 、下列数中最小的数是 [ ] 。
A （ 3.1 ） HB （ 3.1 ） DC (3.1) OD (11.1) B2 、（ 35.7 ） D 的 5421BCD 是 [ ] 。
A 00110101.0111B 00111000.1010C 00111000.0111D 01101000.10103 、或非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F=AB ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 B ＋ C ＋相等的表达式为 [ ] 。
A CBC ＋ CD +6 、函数 F=(A ＋ C)(B ＋) 的对偶式是 [ ] 。
A G=( ＋ B) ·＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) ·＋ (B+ )7 、逻辑函数 C 的逻辑相邻项是 [ ] 。
A A CB A DC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于组合电路的是 [ ] 。
A 译码器B 触发器C 计数器D 移位寄存器10 、数据分配器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，四个逻辑相邻项合并可消去 [ ] 。
A 四个变量B 三个变量C 二个变量D 一个变量12 、 JK 触发器从 0 0, 则激励端 J 、 K 的取值为 [ ] 。