数字电子技术--组合逻辑电路

Y f A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0
Yg
A3
A2
A1
A0
A3
A2
A1
A0
A3
A2
A1
A0
化简得：
Y
a
A3
A2
A1 A0
A2
A0
A3
A1
Y b A3 A1 A2 A1 A0 A2 A1 A0
Y
c
A3
来自百度文库
A2
A2
A1 A0
Y
7
A2
A1 A0
第3章 组合逻辑电路 表3-5 中规模集成3线-8线译码器74LS138的真值表
第3章 组合逻辑电路
[例3-4]试用两片74LS138实现一个4线-16线译码器，要求将 4位二进制代码0000~1111分别译成16个低电平信号。 解：
第3章 组合逻辑电路
2）用74LS138实现多输出逻辑函数的步骤： a) 将待求函数式化成最小项和的形式，并转换成与非-与非 式； b) 画逻辑图。
第3章 组合逻辑电路
当 S1 =0，即控制端有效时实现数据选择功能，输出逻辑函
数式：
Y1
A1
A0
D0
A1
A0
D1
A1
A0
D2
A1
A0
D3
表3-7 双四选一数据选择器74LS153的真值表
第3章 组合逻辑电路
第3章 组合逻辑电路
2.八选一数据选择器74LS152
图3-9八选一数据选择器74LS152的逻辑图
组合电路的设计步骤：
1. 进行逻辑抽象； 2. 写出逻辑函数式； 3. 选定设计所用器件的类型； 4.化简或变换； 5.画逻辑图。
第3章 组合逻辑电路
[例3-2]设计一个三变量的多数表决电路。当输入变量中有两 个或两个以上同意时，提议被通过；否则，提议不被通过。 解：1.进行逻辑抽象：
第3章 组合逻辑电路
第3章 组合逻辑电路
3.3.5 数值比较器
数值比较器:能够实现两个二进制数的大小比较功能的电路。 1．一位数值比较器
表3-11 一位数值比较器的真值表
Y 写函数式：
（AB） AB
Y （AB） AB AB A B
Y
（AB） AB
第3章 组合逻辑电路
画逻辑图得：
图3-14 一位数值比较器的逻辑图
S
i
Ci1
Ai Bi Ci Ai Bi Ci Ai Ai Ci Ai Bi Bi Ci
Bi
Ci
Ai
Bi
Ci
画逻辑图：
图3-34 一位双全加器74LS183的1/2逻辑图
第3章 组合逻辑电路
一位全加器的逻辑符号：
3．串行进位加法器
图3-12 一位全加器的逻辑符号
图3-13 四位串行进位加法器的逻辑图
图3-19 例3-12的电路
•
树立质量法制观念、提高全员质量意 识。20.10.2220.10.22Thursday, October 22, 2020
•
人生得意须尽欢，莫使金樽空对月。00:34:0500:34:0500:3410/22/2020 12:34:05 AM
•
安全象只弓，不拉它就松，要想保安 全，常 把弓弦 绷。20.10.2200:34:0500:34Oc t-2022- Oct-20
[例3-5]试用74LS138实现多输出逻辑函数：
Z
1
BC
ABC
ABC
Z 2 ABC AC
Z 3 ABC AB BC
第3章 组合逻辑电路
解：a)将待求函数式化成最小项和的形式：
Z1 BC ABC ABC ABC ABC ABC ABC m1 m2 m5 m6 Z 2 ABC AC ABC ABC ABC m1 m3 m4
y
1
y
2
f 1x1, x2 , xm f 2 x1, x2 , xm
y
n
f
n x1, x2 , xm
组合电路的分析步骤： 1. 由已知的逻辑图，写出相应的逻辑函数式； 2.对函数式进行化简； 3.根据化简后的函数式列真值表，找出其逻辑功能。
第3章 组合逻辑电路
[例3-1]试分析图3-3所示电路的逻辑功能，并指出该电路 的用途。
图3-8 七段显示译码驱动电路
第3章 组合逻辑电路
LT ：称为灯测试输入端，低电平有效。当 LT =0时，数码
管显示数字8，表明该数码管正常工作；否则，数码管不能正 常显示。数码管正常显示时，应令端接高电平。
RBI：称为灭零输入端，低电平有效，用于将无效的零灭掉
。
BI RBO ：称为消隐输入/灭零输出端，均为低电平有效
图3-5 中规模集成3位二进制译码器
第3章 组合逻辑电路
当 S1 1，S 2 S3 0 时，控制端有效，输出函数表达
式为：
Y 0 A2 A1 A0
Y 1 A2 A1 A0
Y 2 A2 A1 A0
Y
3
A2
A1 A0
Y 4 A2 A1 A0
Y 5 A2 A1 A0
Y 6 A2 A1 A0
数字电路分类：组合逻辑电路和时序逻辑电路。 组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻的 输入，而与信号作用前电路原来的状态无关； 时序电路逻辑功能特点：任意时刻的输出不仅取决于该时刻 的输入，而与信号作用前电路原来的状态有关。
图3-1 输入、输出组合逻辑电路的框图
第3章 组合逻辑电路
图3-1中输出变量与输入变量之间可表示为：
•
A1
B1
•
A0
B0
•
I
AB
Y
AB
Y
AB
Y
AB
I
AB
以两片CC14585实现一个8位数值比较器的逻辑图：
图3-16 8位数值比较器
第3章 组合逻辑电路
3.4 组合逻辑电路中的竞争-冒险现象 3.4.1 竞争-冒险现象的产生
竞争：是指门电路的两个输入信号同时向相反的逻辑电平跳 变的现象。 冒险:是指由于竞争的存在，在门电路的输出端可能出现尖峰 脉冲的现象。
2.写出逻辑函数式：Y ABC ABC ABC ABC
3.选定器件类型为小规模集成电路的设计。
4.化简得：Y AB BC CA
5.画逻辑图：
第3章 组合逻辑电路
3.3 若干常用的组合逻辑电路 3.3.1 编码器
编码器是能够实现编码功能的电路。 1 二进制编码器 1）二进制普通编码器
图3-3 3位二进制普通编码器的逻辑图
第3章 组合逻辑电路
由表3-14，可得出相应的函数式为
Si Ci1
Ai Bi Ai Bi
Ai
Bi
Ai
Bi
画逻辑图：
图3-10 一位半加器的逻辑图
第3章 组合逻辑电路
一位半加器的逻辑符号：
2．一位全加器
图3-11 一位半加器的逻辑符号 表3-10 一位全加器的真值表
第3章 组合逻辑电路
化简后的函数式为：
第3章 组合逻辑电路
2．4位数值比较器
图3-15 4位数值比较器CC14585的逻辑图
第3章 组合逻辑电路
输出函数式为：
Y
AB
A3
B3
A3
B3
•
A2
B2
A3
B3
•
A2
B2
•
A1 B1
YAA3B BA3 •3
A2 B3
B2 • • A2
A1 B2
B1 A0 B0 A3 B3 • A2 B2 • A1 B1 • A0 B0 • I AB
图3-2 例3-1的逻辑图
第3章 组合逻辑电路
解：1.由逻辑图，写函数式：Y ABC ABC ABC ABC
2.化简得： Y AB BC CA
3.列真值表：
第3章 组合逻辑电路
3.2 组合逻辑电路的设计方法
组合电路的设计分为：SSI设计和MSI设计，SSI设计的基本 单元电路为门电路，MSI设计的基本单元电路为中规模集成 电路。
第3章 组合逻辑电路
[例3-3]试用两片74LS148实现一个16线-4线优先编码器，将
A15 ~ A016个低电平信号编成1111~0000代码。要求 A15 优先
级最高。 解：
A15
第3章 组合逻辑电路
3.3.2 译码器
译码器是能够实现译码功能的电路。 1．二进制译码器 1）译码器74LS138
Z
3
ABC
AB
ABC
ABC
ABC
ABC
ABC
m0
m5
m6
m7
转换成与非-与非式得：
Z Z
1 2
m1 m1
m2 m3
m5 m4
m6 m1
•
m1 • m3 •
m2 m4
•
m5
•
m6
Z 3 m0 m5 m6 m7 m0 • m5 • m6 • m7
第3章 组合逻辑电路
b)画逻辑图： 令 A2 A，A1 B，A0 C
3.用数据选择器实现逻辑函数的步骤： 1）变换。 2）画逻辑图。
[例3-8]用四选一数据选择器实现函数 Z AB BC CA 。
解：1）变换： 四选一数据选择器的输出函数式：
Y1 A1 A0 D0 A1 A0 D1 A1 A0 D2 A1 A0 D3
令 A1 A，A0 B ，并代入待求函数式得：
图3-17 与门电路的竞争-冒险现象
第3章 组合逻辑电路
图3-18或门电路的竞争-冒险现象
第3章 组合逻辑电路
3.4.2 竞争-冒险现象的判断
只有一个变量状态发生变化情况，电路是否存在竞争-冒险的 判断方法：看该电路的逻辑函数式在一定条件下，是否能够 转换成或 的情况，若能，则该电路存在竞争-冒险；否则， 该电路不存在竞争-冒险。 [例3-12]试判断图3-19所示电路是否存在竞争-冒险，已知任 何瞬间只有一个变量状态发生变化。
第3章 组合逻辑电路
2．显示译码器 显示译码器:用于驱动显示器的译码器。 七段半导体数码管，是由七段独立的发光二极管组成，通过 这七段独立的发光二极管的不同点亮组合，来显示０～９十 个不同的数字。
(a) 外形图
(b)共阴极 图3-6 半导体数码管
(c) 共阳极
第3章 组合逻辑电路
表3-6 七段显示译码器的真值表
第3章 组合逻辑电路
数字电子技术
第3章 组合逻辑电路 范立南 代红艳 恩莉 刘明丹
中国水利水电出版社
第3章 组合逻辑电路
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法 3.2 组合逻辑电路的设计方法 3.3 若干常用的组合逻辑电路 3.4 组合逻辑电路中的竞争-
冒险现象
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
第3章 组合逻辑电路
写函数式：
Ya
A3
A2
A1
A0
A3
A2
A1
A0
A3
A2
A1
A0
Y b A3 A2 A1 A0 A3 A2 A1 A0
Y Y
c d
A3 A3
A2 A2
A1 A1
A0 A0
A3
A2
A1
A0
A3
A2
A1
A0
A3
A2
A1
A0
Y e A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0
Y d A2 A1 A0 A2 A1 A0 A2 A1 A0
Y
e
A0
A2
A1
Y Y
f g
A3 A3
A2 A2
A0 A1
A2 A2
A1 A1 A1 A0
A0
第3章 组合逻辑电路
图3-7 七段显示译码器7448的逻辑图
第3章 组合逻辑电路
用七段显示译码器7448直接驱动共阴极的七段半导体数码 管的驱动电路：
第3章 组合逻辑电路
表3-3 3位二进制普通编码器的真值表
逻辑功能：将 I 0 编成000代码，将I1 编成001代码，…依次
类推，将 I 7 编成111代码。
第3章 组合逻辑电路
2）二进制优先编码器
图3-4 3位二进制优先编码器的逻辑图
第3章 组合逻辑电路
表3-4 3位二进制优先编码器74LS148的真值表
Z AB BC CA A1 A0 A0 C C A1 A1 A0 A1 A0 C A1 A0 C A1 A0 C A1 A0 C A1 A0 • 0 A1 A0 C A1 A0 C A1 A0 (1 C) A1 A0 • 0 A1 A0 C A1 A0 C A1 A0 •1
。
第3章 组合逻辑电路
[例3-6]设计一个有灭零控制的10位数码显示系统，要求保留 小数点后一位有效数字。 解：
第3章 组合逻辑电路
3.3.3 数据选择器
数据选择器：是能够按照给定的地址将某个数据从一组数据 中选出来的电路。 1. 双四选一数据选择器74LS153
图3-9 双四选一数据选择器74LS153的逻辑图
第3章 组合逻辑电路
其函数式：
Y A2 A1 A0 D0 A2 A1 A0 D1 A2 A1 A0 D2 A2 A1 A0 D3 A2 A1 A0 D4 A2 A1 A0 D5 A2 A1 A0 D6 A2 A1 A0 D7
表3-8 八选一数据选择器74LS152的真值表
第3章 组合逻辑电路
第3章 组合逻辑电路
令 Z Y1
所以可得：
D0 0 D1 C D2 C D3 1
2）画逻辑图：
第3章 组合逻辑电路
3.3.4加法器
半加：不考虑进位直接把两个二进制数相加。 全加：考虑低位来的进位，把两个一位二进制数及低位送来 的进位一起相加。 1．一位半加器
表3-9 一位半加器的真值表