(完整版)计算机组成原理知识点总结
计算机组成原理知识点总结
计算机组成原理知识点总结第一章一、数字计算机的五大部件（硬件）及各自主要功能（P6）计算机硬件组成：存储器、运算器、控制器、输入设备、输出设备。
1、存储器（主存）主要功能：保存原始数据和解题步骤。
包括：内存储器（CPU 直接访问），外存储器。
2、运算器主要功能：进行算术、逻辑运算。
3、控制器主要功能：从内存中取出解题步骤（程序）分析，执行操作。
包括：计算程序和指令（指令由操作码和地址码组成）。
4、输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式。
5、输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。
注：1、冯诺依曼结构：存储程序并按地址顺序执行。
2、中央处理器（CPU）：运算器和处理器的结合。
3、指令流：取指周期中从内存读出的信息流，流向控制器。
数据流：在执行器周期中从内存读出的信息流，由内存流向运算器。
二、数字计算机的软件及各自主要功能（P11）1、系统软件：包括服务性程序、语言程序、操作程序、数据库管理系统。
2、应用程序：用户利用计算机来解决某些问题而设计。
三、计算机的性能指标。
1、吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量，用bps度量。
2、响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。
3、利用率：在给定的时间间隔内，系统被实际使用的时间所在的比率，用百分比表示。
4、处理机字长：常称机器字长，指处理机运算中一次能够完成二进制运算的位数，如32位机、64位机。
5、总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数。
6、存储器容量：存储器中所有存储单元（通常是字节）的总数目，通常用KB、MB、GB、TB来表示。
7、存储器带宽：单位时间内从存储器读出的二进制数信息量，一般用B/s（字节/秒）表示。
8、主频/时钟周期：CPU的工作节拍受主时钟控制，按照规定在某个时间段做什么（从什么时候开始、多长时间完成），主时钟不断产生固定频率的时钟信号。
计算机组成原理知识点
计算机组成原理知识点1. 冯·诺依曼体系结构：计算机由运算器、控制器、存储器、输入设备和输出设备五大部分组成。
2. 运算器：计算机的核心部分，负责执行各种算术运算和逻辑运算。
3. 控制器：负责控制指令的执行次序和操作，包括指令的获取、解码和执行。
4. 存储器：用于存储计算机程序和数据，包括主存储器（RAM）和辅助存储器（硬盘、固态硬盘等）。
5. 输入设备：用于将外部数据或指令输入到计算机，包括键盘、鼠标、扫描仪等。
6. 输出设备：用于将计算机处理后的结果输出到外部，包括显示屏、打印机、音响等。
7. 指令集：计算机能够执行的全部指令的集合。
8. 指令的执行过程：指令的获取、解码、操作和存储四个步骤。
9. 计算机的时钟：用于统一各个部件的工作节奏。
10. 运算器的设计：包括算术逻辑单元（ALU）和寄存器的设计。
11. 控制器的设计：包括指令寄存器、程序计数器和指令译码器的设计。
12. 存储器的分类：根据访问方式可以分为随机存储器（RAM）和只读存储器（ROM）。
13. 存储器的层级结构：由高速缓存、主存储器和辅助存储器组成，速度逐级递减，容量逐级递增。
14. 输入输出控制方式：包括程序控制方式、中断方式和直接存储器访问方式。
15. 总线的作用：用于数据和控制信息在计算机各个部件之间传输。
16. 总线的分类：根据传输数据的方式可以分为数据总线、地址总线和控制总线。
17. 中央处理器（CPU）的功能：包括指令的获取、解析、运算和存储。
18. 中央处理器的核心部分：由运算器和控制器组成。
19. 中央处理器的指令周期：包括取指周期、执行周期和存储周期。
20. 中央处理器的性能指标：包括时钟频率、主频和执行速度。
21. 程序和指令：程序是指一系列有序的指令集合，指令是计算机能够识别和执行的最小指令单元。
22. 计算机的存储方式：包括字节顺序、地址分配和寻址方式。
23. 输入输出设备的原理：包括数据传输、数据缓冲和数据控制。
(完整版)计算机组成原理重点整理
一.冯·诺依曼计算机的特点1945年，数学家冯诺依曼研究EDVAC机时提出了“存储程序”的概念1.计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成2.指令和数据以同等地位存放于存储器内，并可按地址寻访。
3.指令和数据均用二进制数表示。
4.指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
5.指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
6.机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。
二.计算机硬件框图1.冯诺依曼计算机是以运算器为中心的2.现代计算机转化为以存储器为中心各部件功能：1.运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。
2.存储器用来存放数据和程序。
3.控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果4.输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式（鼠标键盘）。
5.输出设备可将机器运算结果转换为人们熟悉的信息形式（打印机显示屏）。
计算机五大子系统在控制器的统一指挥下，有条不紊地自动工作。
由于运算器和控制器在逻辑关系和电路结构上联系十分紧密，尤其在大规模集成电路制作工艺出现后，两大不见往往集成在同一芯片上，合起来统称为中央处理器（CPU）。
把输入设备与输出设备简称为I/O设备。
现代计算机可认为由三大部分组成：CPU、I/O设备及主存储器。
CPU与主存储器合起来又可称为主机，I/O设备又可称为外部设备。
主存储器是存储器子系统中的一类，用来存放程序和数据，可以直接与CPU交换信息。
另一类称为辅助存储器，简称辅存，又称外村。
算术逻辑单元简称算逻部件，用来完成算术逻辑运算。
控制单元用来解实存储器中的指令，并发出各种操作命令来执行指令。
ALU和CU是CPU的核心部件。
I/O设备也受CU控制，用来完成相应的输入输出操作。
计算机组成原理知识点汇总
计算机组成原理知识点汇总x《计算机组成原理知识点汇总》一、算术逻辑单元1、算术逻辑单元（ALU）的功能算术逻辑单元（ALU）是一个对存储在寄存器中的数据进行算术和逻辑操作的硬件单元，它执行CPU中算术逻辑操作的所有活动。
主要有：加减乘除运算以及位操作（AND，OR，NOT）等。
2、算术逻辑单元的组成算术逻辑单元（ALU）由控制单元（CU）、累加器（Accumulator）、比较器（comparator）、移位器（Shift）、全加器（Full-Adder）、多位加法器（Multiple Adders）、多位乘法器（Multiple Multipliers）、掩码器（Mask）、屏蔽器（Shifter）等组成。
3、算术逻辑单元的运算过程（1）算术运算：它包括加减乘除运算，算术运算主要是把操作数从输入总线传到累加器中，进行算术运算以后，将结果存放在累加器中，然后传输到输出总线上。
（2）位操作：它包括AND，OR，NOT，异或等，位操作是把操作数从输入总线传到屏蔽器中，通过屏蔽器进行位操作，将结果存放在累加器中，同样传输到输出总线上。
（3）比较：算术逻辑单元还可以进行比较运算，以及移位，比较运算是把两个操作数从输入总线传到比较器中，比较两个操作数的大小，将结果存放在标志位中，寄存器中存放比较结果。
二、指令周期1、指令周期的概念指令周期是指中央处理器（CPU）执行指令所需要完成的时间，也就是说，指令从被CPU读取到完成执行的时间段称为指令周期。
它也可以简单的理解为一条指令完成执行的时间。
2、指令周期的分类指令周期可以分为主周期和子周期两种，主周期是指一条指令完成执行所需的最少时间，而子周期是指每一步执行完成的时间。
3、指令周期的作用指令周期是指系统的处理速度，它是用来评价计算机的运行速度的重要指标。
在进行计算机系统设计时，可以根据指令周期调整处理器的结构，以提高计算机的处理速度。
计算机组成原理知识点
第一章1、第一台计算机的诞生：ENIAC，1946年2、计算机的五大部件：3、冯诺依曼思想（五大部件、二进制、存储程序）4、计算机软件系统的分类（系统软件、应用软件）5、硬件、软件在逻辑功能上等效的含义6、计算机系统的多级层次结构7、CPU的组成：运算器、控制器8、机器语言、汇编语言、高级语言第二章1、进制转换2、不同机器数及真值的转换、表示范围、应用场合3、浮点数的表示4、浮点数的规格化5、IEEE754标准：单精度真值与表示的转换6、汉字信息的表示7、8421BCD码8、奇偶校验、海明校验第三章1、定点补码加减法2、定点原码1位乘法和补码1位乘法3、浮点加减4、逻辑运算第四章1、存储器的分类2、主存储器的基本操作（读、写）3、存储器系统的层次结构4、半导体存储器芯片与CPU的连接（字扩展、位扩展及字位同时扩展）5、动态存储器的刷新6、硬盘的性能参数第五章1、机器指令2、指令扩展操作码3、指令寻址方式（指令寻址和操作数寻址，各种寻址的过程，寻址的优缺点及应用场合）4、程序控制指令的类型5、CISC和RISC指令风格特点第六章1、指令周期、机器周期、时钟周期等概念2、同步计算机中的三级时序系统3、常用寄存器功能4、指令流程分析5、微程序控制器大致原理6、微指令字段直接编码分段原则7、流水线的主要性能指标第九章1、中断的基本概念2、中断的用途3、中断响应和中断处理过程4、直接存取访问方式DMA的基本概念5、DMA控制方式下的数据传送过程。
《计算机组成原理》总结完整版
《计算机组成原理》总结完整版《计算机组成原理》学科复习总结★第⼀章计算机系统概论本章内容：本章主要讲述计算机系统的组成、计算机系统的分层结构、以及计算机的⼀些主要指标等需要掌握的内容：计算机软硬件的概念，计算机系统的层次结构、体系结构和计算机组成的概念、冯.诺依曼的主要思想及其特点、计算机的主要指标本章主要考点：概念1、当前的CPU由哪⼏部分组成？控制器、运算器、寄存器、cache (⾼速缓冲存储器)2、⼀个完整的计算机系统应包括哪些部分？配套的硬件设备和软件系统3、什么是计算机硬件、计算机软件？各由哪⼏部分组成？它们之间有何联系？计算机硬件是指计算机的实体部分，它由看得见摸得着的各种电⼦元器件，各类光、电、机设备的实物组成。
主要包括运算器(ALU)、控制器(CU)、存储器、输⼊设备和输出设备五⼤组成部分。
软件是计算机程序及其相关⽂档的总称，主要包括系统软件、应⽤软件和⼀些⼯具软件。
软件是对硬件功能的完善与扩充，⼀部分软件⼜是以另⼀部分软件为基础的再扩充。
4、冯·诺依曼计算机的特点●计算机由运算器、存储器、控制器、输⼊设备和输出设备五⼤部件组成●指令和数据以同等地位存于存储器内，可按地址寻访●指令和数据⽤⼆进制表⽰●指令由操作码和地址码组成，操作码⽤来表⽰操作的性质，地址码⽤来表⽰操作数在存储器中的位置●指令在存储器内按顺序存放●机器以运算器为中⼼，输⼊输出设备和存储器间的数据传送通过运算器完成5、计算机硬件的主要技术指标●机器字长：CPU ⼀次能处理数据的位数，通常与CPU 中的寄存器位数有关●存储容量：存储容量= 存储单元个数×存储字长；MAR（存储器地址寄存器）的位数反映存储单元的个数，MDR（存储器数据寄存器）反映存储字长主频吉普森法●运算速度MIPS 每秒执⾏百万条指令CPI 执⾏⼀条指令所需的时钟周期数FLOPS 每秒浮点运算次数◎第⼆章计算机的发展及应⽤本章内容：本章主要讲述计算机系统、微型计算机系统的发展过程以及应⽤。
计算机组成原理考研知识点非常全汇编
计算机组成原理考研知识点-非常全汇编一、计算机系统概述1.计算机的基本组成：计算机硬件系统、计算机软件系统、操作系统。
2.计算机的主要性能指标：运算速度、存储容量、输入输出能力、数据传输速率。
3.计算机的应用和发展趋势：人工智能、大数据、云计算、物联网等。
二、运算方法1.数值数据的表示：二进制数、十进制数、十六进制数、非数值数据的表示：字符、图形、音频、视频等。
2.运算方法：二进制数的运算、十进制数的运算、浮点数的运算、逻辑运算。
三、存储系统1.存储器的分类和特点：半导体存储器、磁表面存储器、光存储器。
2.内存储器的组成和编址方式：单元地址、字地址、字节地址、位地址。
3.外存储器的组成和特点：硬盘、U盘、移动硬盘等。
四、指令系统1.指令的组成和格式：指令操作码、指令地址码。
2.指令的分类和功能：算术运算指令、逻辑运算指令、移位指令等。
3.寻址方式：立即寻址、直接寻址、间接寻址等。
五、中央处理器1.CPU的组成和功能：运算器、控制器、寄存器组。
2.CPU的工作原理：指令的读取和执行、指令流水线技术。
3.CPU的性能指标：吞吐量、响应时间、时钟频率等。
六、输入输出系统1.I/O设备的分类和特点：键盘、鼠标、显示器等。
2.I/O接口的分类和功能：数据缓冲区、控制缓冲区、状态缓冲区等。
3.I/O方式：程序控制I/O、中断I/O、直接内存访问。
七、总线与主板1.总线的分类和功能：数据总线、地址总线、控制总线。
2.总线的基本组成和特点：单总线结构、多总线结构。
3.主板的组成和功能：芯片组、BIOS芯片、总线扩展插槽等。
八、并行计算机的组成和工作原理1.并行计算机的分类和特点：多处理器系统、分布式系统。
2.并行计算机的组成和工作原理：并行处理机、并行存储器等。
3.并行计算机的性能指标：并行度、吞吐量、响应时间等。
(完整版)计算机组成原理知识点总结(唐朔飞版)
1、硬件：输入输出设备，控制器，存储器，运算器。
2、计算机技术指标：机器字长、存储容量、运算速度。
3、多总线结构的原理：双总线结构特点是将速度较低的I/O设备从单总线上分离出来，形成主存总线和I/O总线分开的结构。
三总线1由主存总线用于CPU与主存之间的传输，I/O总线供CPU与各类I/O 设备之间传递信息，DMA总线用于高速IO设备与主存之间直接交换信息，任意时刻只能用一种总线，主存总线与DMA总线不能同时对主存进行存取。
三总线2CPU与Cache之间构成局部总线，而且还直接连到系统总线上，cache可通过系统总线与主存传输信息，还有一条扩展总线可以连接IO设备。
四总线由局部总线，系统总线，告诉总线，扩展总线构成。
4、总线判优分为集中式和分布式两种，集中式分为链式查询、计数器定时查询、独立请求方式（排队器）5、总线通信控制的四种方式：同步通信，异步通信，半同步通信，分离式通信。
6、波特率是每秒传输的位数，比特率是每秒传输的有效数据位数（bps）7、存储器技术指标：存储速度，存储容量和位价。
8、存储器分为主存，闪存，辅存和缓存。
9、分层原因：1缓存-主存层解决CPU与主存速度不匹配问题；2主存-辅存层解决系统存储容量的问题。
10、主存的技术指标：存储容量，存储速度（存取时间和存取周期表示）。
11、存储器带宽的计算方法：如存取周期为500ns，每个存取周期可访问16位，则带宽为32M位/秒。
带宽是衡量数据传输率的重要技术指标。
12、动态RAM的刷新方式：集中刷新（是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作‘死时间’）分散刷新（指对每行存储单元的刷新分散到每个存取周期内完成。
不存在死时间，整个系统速度降低）异步刷新（前两种方式的结合，即可缩短死时间，又充分利用最大刷新间隔为2ms的特点）。
13、动态RAM集成度远高于静态RAM；动态RAM行列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；动态RAM功耗比静态RAM小；动态RAM的价格比静态RAM便宜；由于使用动态元件，因此速度比静态RAM低；动态RAM需要再生，需配置再生电路，也需要消耗一部分功率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章数据的表示和运算主要内容：（一）数据信息的表示1.数据的表示2.真值和机器数（二）定点数的表示和运算1.定点数的表示：无符号数的表示；有符号数的表示。
2.定点数的运算：定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。
（三）浮点数的表示和运算1.浮点数的表示：浮点数的表示范围；IEEE754标准2.浮点数的加/减运算（四）算术逻辑单元ALU1.串行加法器和并行加法器2.算术逻辑单元ALU的功能和机构2.3 浮点数的表示和运算2.3.1 浮点数的表示（1）浮点数的表示范围•浮点数是指小数点位置可浮动的数据，通常以下式表示：N=M·RE其中，N为浮点数，M为尾数，E为阶码，R称为“阶的基数（底）”，而且R为一常数，一般为2、8或16。
在一台计算机中，所有数据的R都是相同的，于是不需要在每个数据中表示出来。
浮点数的机内表示浮点数真值：N=M ×2E浮点数的一般机器格式：数符阶符阶码值 . 尾数值1位1位n位m位•Ms是尾数的符号位，设置在最高位上。
•E为阶码，有n+1位，一般为整数，其中有一位符号位EJ，设置在E的最高位上，用来表示正阶或负阶。
•M为尾数，有m位，为一个定点小数。
Ms=0，表示正号，Ms=1，表示负。
•为了保证数据精度，尾数通常用规格化形式表示：当R＝2，且尾数值不为0时，其绝对值大于或等于0.5。
对非规格化浮点数，通过将尾数左移或右移，并修改阶码值使之满足规格化要求。
浮点数的机内表示阶码通常为定点整数，补码或移码表示。
其位数决定数值范围。
阶符表示数的大小。
尾数通常为定点小数，原码或补码表示。
其位数决定数的精度。
数符表示数的正负。
浮点数的规格化字长固定的情况下提高表示精度的措施：•增加尾数位数（但数值范围减小）•采用浮点规格化形式尾数规格化：1/2≤M <1 最高有效位绝对值为1浮点数规格化方法：调整阶码使尾数满足下列关系：•尾数为原码表示时，无论正负应满足1/2 ≤M <1即：小数点后的第一位数一定要为1。
正数的尾数应为0.1x (x)负数的尾数应为1.1x (x)•尾数用补码表示时，小数最高位应与数符符号位相反。
正数应满足1/2 ≤M<1，即0.1x (x)负数应满足-1/2 >M≥-1，即1.0x (x)浮点数的溢出判断——根据规格化后的阶码判断•上溢——浮点数阶码大于机器最大阶码—中断•下溢——浮点数阶码小于机器最小阶码—零处理。
（2）IEEE754标准根据IEEE 754国际标准，常用的浮点数有两种格式：➢单精度浮点数（32位），阶码8位，尾数24位（内含1位符号位）。
➢双精度浮点数（64位），阶码11位，尾数53位（内含1位符号位）。
•由于IEEE754标准约定在小数点左部有一位隐含位，从而实际使得尾数的有效值变为1.M 。
例如，最小为x1.0…0，最大为x1.1…1。
规格化表示，故小数点左边的位恒为1，可省去。
•阶码部分采用移码表示，移码值127，1~254 经移码为-126 ~ +127。
•格式：(-1)S ×2E×(M0.M-1……M-(P-1))•最高是数符S，占1位，0表示正、1表示负。
•指数项E，基数是2，是一个带有一定偏移量的无符号整数。
•尾数部分M，是一个带有一位整数位的二进制小数真值形式（原码）。
其规格化形式应调整阶码使其尾数整数位M0为1且与小数点一起隐含掉。
微机中三种不同类型浮点数的格式单精度浮点数最大表示范围：（-（1.1111...1）2×2+127 ~（1.1111...1）2×2+127）——±1038接近于0的最小值：单精度浮点数可以表示（（1.00...01）2×2-126）——10-38的数据而不损失精度。
微机中浮点数的三种表示形式单精度31 30 23 22 0双精度63 62 52 51扩展精度79 78 64 63 02.3.2 浮点数的加/减运算两数首先均为规格化数，进行规格化浮点数的加减运算需经过5步完成：（1）对阶操作：小阶向大阶对齐，使阶码相等。
（2）尾数运算：阶码对齐后直接对尾数运算。
（3）结果规格化：对运算结果进行规格化处理（使补码尾数的最高位和尾数符号相反）。
如溢出则需右规；如不是规格化时应左规。
（4）舍入操作：丢失位进行0舍1入或恒置1处理。
（5）判断溢出：判断阶码是否溢出，下溢则将运算结果置0（机器0），上溢则中断。
对阶运算(小阶向大阶对齐)尾数为原码时，尾数右移，符号位不动，最高位补0尾数为补码时，尾数右移，符号也移位，最高位补符号位。
(1) 求阶差(2) 对阶原则4. 算术逻辑单元ALU4.1 串行加法器和并行加法器 1）一位全加器全加器(FA)是最基本的加法单元，有加数Ai 、加数Bi 与低位的进位Ci-1三个输入，有Si 与进位Ci 共二个输出。
和表达式： Si ＝Ai ⊕Bi ⊕Ci-1进位表达式 ：Ci=AiBi+BiCi-1+AiCi-1=AiBi+（Ai ⊕Bi ）Ci-1 全加器的硬件逻辑如下图所示。
2）串行加法器（行波进位）多位二进制数据的加法可用多个全加器来完成，串行进位（又称行波进位）加法E x =E y 已对齐E x ＞ E y E x ＜E yy 向 x 看齐x 向 y 看齐M y 1,M x 1,= 0 ＞ 0＜ 0 E y +1E x +1ΔE = E x – E y =器，逻辑电路比较简单，但是最高位的加法运算，一定要等到所有低位的加法完成之后才能进行，低位的进位要逐步的传递到高位，逐级产生进位，因此运算速度比较慢。
3）并行进位全加器（先行进位）只有改变进位逐位传送的路径，才能提高加法器工作速度。
解决办法采用“超前进位产生电路”来同时形成各位进位，这种加法器为超前进位加法器。
根据各位进位的形成条件，本级Ci的逻辑表达式：C1=A1B1+(A1+B1)C0=G1+P1C0 其中:Gi=Ai·Bi 称为进位产生函数（绝对进位）Pi=Ai+Bi 称为进位传递函数（条件进位）Gi的意义是：当AiBi均为“1”时定会产生向高位的进位Pi的意义是：当Ai和Bi中有一个为“1”时，若同时低位有进位输入，则本位也将向高位传送进位。
写成通用式为：C1=G1+P1C0 （低位）C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0C4=G4+P4G3+ P4P3G2+ P4P3P2G1+ P4P3P2P1C0并行进位加法器的运算速度很快，形成最高进位输出的延迟时间很短，但是以增加硬件逻辑线路为代价。
⏹ 对于长字长的加法器，往往将加法器分成若干组，在组内采用并行进位，组间则采用串行进位或并行进位，由此形成多种进位结构。
☐ 单级先行进位：单级先行进位方式将n 位字长分为若干组，每组内采用并行进位方式，组与组之间则采用串行进位方式。
☐ 多级先行进位 ：多级先行进位在组内和组间都采用先行进位方式。
(1)单级分组先行进位链n 位全加器分若干小组，组内的进位同时产生，组与组之间采用串行进位 以 n = 16 为例当 Gi Pi 形成后经2.5 ty 产生 C 3 ~ C 0 5 ty 产生 C 7 ~ C 4 7.5 ty 产生 C 11 ~ C 8 1 0 ty 产生 C 15 ~ C 12(2)二级分组先行进位链n 位全加器分若干大组，大组中又包含若干小组。
每个大组中小组的最高位进C 15 C 14 C 13 C 12C 11 C 10 C 9 C 8C 7 C 6 C 5 C 4C 3 C 2 C 1 C 0 15 14 13 1211 10 9 87 6 5 43 2 1 0C -1位同时产生。
大组与大组之间采用串行进位。
以n = 32 为例C31 C27 C23 C19 C15 C11 C7 C3n =32 二级分组先行进位链i i i i i i i i i i i i i i i i当Gi Pi形成后经2.5 ty 产生C2、C1、C0、G1 ~ G8、P1 ~ P85 ty 产生C15、C11、C7、C37.5t y 产生C18 ~C16、C14~C12、C10~C8 、C6~C4 、C31、C27、C23、C191 0 ty 产生C30~C28、C26 ~C24、C22 ~C204.2 多功能算术/逻辑运算单元74181⏹ALU 74181 -- 进行多种算术运算和逻辑运算⏹基本逻辑结构是超前进位加法器A0～A3，B0～B3 操作数输入M: 状态控制端Cn : 最低位进位输入S0~S3 :运算选择控制端F3～F0 : 运算结果SN74181正逻辑功能16位快速ALU用74181和74182芯片构成的16位快速ALU。
74181电路：4位超前进位ALU芯片74182电路：超前进位扩展器芯片用三个16位全先行进位部件（74182）和八个74181可级连组成的32位ALU电路。
用五个16位全先行进位部件（74182）和十六个74181可级连组成的64位ALU电路由于集成器件的集成度的提高，允许更多位的ALU集成在一个芯片内。
例如AMD公司的AM29332为32位ALU,而在Intel公司的Pentium处理器中，32位ALU仅是芯片内的一部分电路。
尽管器件不同，但基本电路原理还是相似的。