数字电路第二章答案
(完整版)数字电路与逻辑设计课后习题答案蔡良伟(第三版)
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
3-6
3-7
3-8
3-9
3-10
求减数的补码，然后与被减数相加即可。电路图如下：
3-11
3-12
（1）
（2）
（3）
（4）
（5）
（6）
（7）
（8）
3-13
(1)真值表：
（2）电路图
3-14
3-15
第四章习题
4-1
4-2
4-3
4-4
4-5
4-6
4-7
4-8
4-9
4-10
RSDRSJK RST
4-11
(1)转换真值表
1 1 0 1
1 1 1 0
1 1 1 1
1 0 1 0
0 0 0 0
0 0 0 1
0 0 1 0
00 11
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
××××
××××
××××
××××
××××
1×0×1×0×
0×0×0××1
0×0××1 1×
0×0××0×1
0××1 1×1×
数字集成电路分析与设计 第二章答案
CHAPTER 2P2.1. a) The solution for the NMOS case is based on Example 2.4: The equation for V T0 is: 02BT FB F OXQ V V C φ=-- Calculate each individual component.1710()1362OX 077200611196310ln 0.026ln 0.44 V 1.4100.440.550.99 V 4 3.510 F/cm1.610 F/cm 310310/0.188 V 1.610610 1.6100.1.610i FpA GC Fp G gate OXB B OX OX OX n kT q NC Q Q C cmC Q C φφφφεε-------⨯==-=-⨯=-=--=-==⨯=⨯⨯=⨯==⨯⨯⨯⨯==⨯TO 06 V V 0.99(0.88)(0.188)0.0600.018 V=------=+ For the PMOS device:1710()77200611196TO 310ln 0.026ln 0.44 V 1.4100.440.550.99 V 310310/0.188 V1.610610 1.6100.06 V 1.610V 0.99(0.88)(0.188)0.0600.138 D Fn i GC Fn G gate B B OX OX OX N kT q n Q Q C cmC Q C φφφφ-----⨯===⨯=-=+=+⨯=⨯==⨯⨯⨯⨯==⨯=---=-Vb) The magnitude of V T0 would be higher. Since the device is PMOS this means that V T0 islowered. Since the only thing that’s been changed is the doping of the gate, only G φ changes. The new V T0 then becomes:00.110.880.1880.6 1.24V T V =----=-c) Since V T0 will be adjusted with implanted charge (Q I ):60.40.0180.382(1.610)(0.382)IOXIOXI Q C Q V C Q V -=-==⨯To calculate the threshold implant level N I :I I I I qN Q Q N q==For the NMOS device from part(a):6122190.610 3.8210/1.610I I Q N ions cm q --⨯=-=-=⨯⨯ (p-type) For the PMOS device from part(a):612219(1.610)(0.40.138)2.6210/1.610I I Q N ions cm q --⨯-=-=-=⨯⨯ (n-type) For the PMOS device from part(b):612219(1.610)(1.240.4)8.410/1.610I I Q N ions cm q --⨯-=-=-=⨯⨯ (p-type)d) The advantage of having the gate doping be n + for NMOS and p + for PMOS could be seen from analysis above. Doping the gates in such a way leads to devices with lower threshold voltages, but enables the implant adjustment with the same kind of impurities that used in the bulk (p-type for NMOS and n-type for PMOS). If we were to use the same kind of doping in gate as in the body (i.e. n + for PMOS and p + for NMOS) that would lead to higher un-implanted threshold voltages. Adjusting them to the required lower threshold voltage would necessitate implantation of the impurities of the opposite type near the oxide-Si interface. This is not desirable. Also, the doping of the poly gate can be carried out at the same time as the source and drain and therefore does not require an extra step.P2.2. First, convert ox t to units of cm:810100cm222210cm 10ox t -=⨯=ÅÅNow, using the mobility equation:()()20 1.8568130/V70cm0.8114102210pep nGS T ox cm V s V V t μμθ--==≈⎛⎫⎛⎫-+ ⎪⎪+ ⎪⎝⎭⎝⎭P2.3. a) For each transistor, derive the region of operation. In our case, for 0V,0.4V GS V =, thetransistor is in the cutoff region and there is no current. For 0.8V,1.2V GS V =, firstcalculate the saturation voltage Dsat V using:()GS T C DSAT GS T C V V E L V V V E L-=-+For our transistors, this would be:Next, we derive the IV characteristics using the linear and saturation current equations,we get the graphs shown below.IV Characteristic of NMOS01020304050607000.20.40.60.811.2Volts (V)C u r r e n t (u A )IV Characteristic of PMOSVolts (V)C u r r e n t (u A )To plot DS I vs. GS V , first identify the region of operation of the transistor. For GS T V V <, the transistor is in the cutoff region, and there is negligible current. For GS T V V > and GS DS V V ≤, the transistor is in the saturation region and saturation current expression should be used. The graphis shown below. Clearly, it is closer to the linear model.Ids vs. Vgs of NMOS010********607000.20.40.60.811.21.4Vgs (V)I d s (V )P2.4. For each transistor, first determine if the transistor is in cutoff by checking to see if V GS isless than or greater than V T . V T may have to be recalculated if the source of the transistor isn’t grounded. If V GS is less than V T , then it is in cutoff, otherwise, it is in either triode or saturation.To determine if it is in the triode saturation region, check to see if V DS is less than or greater than V DSAT . If V DS is less than V DSAT , then it is in triode, otherwise, it is in saturation. a. Cutoff00.200.2V0.4V GS G S T T GS TV V V V V V V =-=-===∴<b. Cutoff01.2 1.20V0.4V GS G S T T GS TV V V V V V V =-=-===∴<c. Linear01.20 1.2V0.4V GS G S T T GS TV V V V V V V =-=-===∴>The transistor is not in the cutoff region.()()()()()()1.20.460.20.48V 1.20.460.20.2V GS T C DSATGS T C DS DS DSATV V E L V V V E L V V V --===-+-+=∴<d. Saturation: In this case, because D G V V > the transistor is in the saturation region. To see this, recognize that in a long-channel transistor if D G V V >, the transistor is in saturation. Since the saturation drain voltage Dsat V is smaller in a velocity-saturated transistor than in a long-channel transistor, if the long-channel saturation region equation produces a saturated transistor, than the velocity-saturated saturation region equation will also.P2.5. In both cases, the first step it to calculate the maximum value of X V given G V . If thevoltage at the drain is higher than this maximum value, then ,max X X V V =, otherwise,X D V V =. The maximum value of X V is G T V V - but 0T T V V ≠ because of body effect andwe consider its effect.(),max 0001.20.40.988X G T G T G T G T V V V V V V V V V γγγγ=-=-+=--=--+=--=-There are two ways to calculate this, either through iteration or through substitution. Iteration:For the iteration method, we need a starting value for V X,max . A good starting value would be 0 1.20.40.8V G T V V -=-=. We plug this value on the RHS of the equation, calculate a new V X,max and repeat until we reach a satisfactory converged value.Old Vx,max New Vx,max 0.800 0.728 0.728 0.734 0.734 0.734In this, only three iterations are needed to reach 0.734V. Substitution:The term makes things a bit tricky, we get around this by making the following substitution:2,max 2,max 0.880.88X X x V V x =+∴=-Therefore:,max 220.9880.880.98800.2 1.87X V x x x =--=-=+-2,max 1.27, 1.470.880.733,1.28X x V x ===-=-= We use the first value since second value is above V DD . a. Since ,max D X V V >, ,max 0.733V X X V V ==. b. Since ,max D X V V <, ,max 0.6V X X V V ==. P2.6.a. Initially, when 0V in V =, the transistor is in the cutoff region and 0V X V =. Thisvalue is constant until V in exceeds V t 0. From then, X in T V V V =- and body effect must be taken into account. This trend continues until 0.7V X D V V ==, and the value of V inat that point must be calculated. From then on, 0.7V X D V V ==. To plot V X in the second region, we first derive an expression for V X vs. V in.(),max 0000.40.212X G T G T in T in T in in V V V V V V V V V V V γγγγ=-=-+=---=--=--=--Substituting:2,max2,max 0.880.88X X x V V x =+∴=-Therefore:,max 220.2120.880.21200.20.66X in in in V V x V x x V =---=--=+--220.880.88XxV x====-=-⎝⎭Since this is a quadratic function, there will be two graphs of V X. Only one of thesegraphs intersects with V X in the first region. In this case, plug 0.4inV= and see which one gives 0V. In our case, it would be the ‘+’ version of the quadratic.To see where region 3 begins, we simply isolate V in:()()()22220.880.2 2.710.2 2.71440.2 2.711.16V4XinVV=-⎝⎭-+-==+-==The final graph is shown in Figure 错误！未找到引用源。
数字电路四版习题详细答案
第二章门电路课后习题答案：2.1 （1）导通条件及特点当二极管两端电压U D ＞0.7V 时，二极管导通，相当于开关闭合，导通后U D 保持0.7V 不变。
当外加正向电压使二极管导通后，二极管相当于一个具有 0.7V 压降的闭合开关。
（2）截止条件及特点当二极管两端电压U D ＜0.5V 或反向偏置时，二极管截止，由于流过二极管的电流非常小，可认为近似为0，相当于开关断开，二极管如同断开了的开关。
与理想开关的区别：导通压降不一样。
开通时间和关断时间不一样。
2.2 （1） 截止条件及特点截止条件：当三极管发射结电压小于开启电压，即u BE ＜U on 时，特点：i B ≈0，i C ≈0，u CE ≈U CC ，此时三极管的基极和发射极之间、集电极和发射极之间都相当于开关断开。
（2） 饱和导通条件及特点当i B ＞I BS 时，三极管则进入饱和状态。
三极管饱和状态的特点：u BE ＝0.7V ，U CES ≤0.3V ，集电极和发射极之间相当于闭合的开关。
深度饱和时，U CES ≈0.1V 如同开关闭合。
与理想开关区别：导通压降不一样。
开通时间和关断时间不一样。
2.3 （1）截止条件及特点：当MOS 管栅极电压小于开启电压u GS ﹤U TH 时，MOS 管截止，相当于开关断开，i D =0。
（2）导通条件及特点：当u GS ＞U TH 时，MOS 管导通，漏极与源极之间的等效电阻为几百欧，可以用u GS 大小来控制等效电阻的大小。
相当于开关闭合，只不过闭合的开关上有几百欧的电阻。
与理想开关相比，导通后，开关上具有一定的电阻。
开通时间和关断时间不一样。
2.4 TTL 门电路输入端悬空，相当于接入高电平，因为悬空时，输入电阻大于开门电阻，所以相当于输入高电平。
CMOS 门电路输入端不能悬空，容易引入干扰。
2.5若是理想二极管，输出波形如下图所示；若二极管导通压降为0.7V ，则将图中纵坐标为-2V 处改成-2.7V 即可。
数字电子技术基础(第4版)课后习题答案详解
(b)当v i＝0V时， vB为负值 ∴ T截止 vo＝5V
当
v
i＝5V时，
I
＝
B
5－0.7 54。7
−
8.7 18
=
0.42 mA
I BS
≈
5 50 × 2
= 0.05mA <
IB
∴ T饱和
vo ≈ 0.2V (0 ~ 0.3V都行）
悬空时，
I
＝
B
5－0.7 4.7
−
8.7 18
=
0.08 mA
I BS
(5)Y =1
2
Y = ABC + ABC + ABC
(2)Y = CD + ACD (4)Y = BC + B D
(2)Y = B + AD + AC (4)Y = A + B D (6)Y = CD + B D + AC
数字电路 习题答案 （第二章）
第二章
2.1 解:
2
数字电路 习题答案 （第二章）
2.10 (1) vi2 = 1.4V (2) vi2 = 0.2V (3) vi2 = 1.4V (4) vi2 = 0.2V (5) vi2 = 1.4V
2.11 各种情况均为 1.4V 2.12 解：
输出为高电平时：Vo = Vcc − (0.2 × 2 − iL )RL = 4.6 + iL RL
114化简下列逻辑函数bdce120将下列函数化为最简与或式wwwplczonecom数字电路习题答案第二章第二章213010截止负值悬空时都行饱和悬空时都行饱和截止为负值200200ililil1010ihccihccih2002ohol系数输出为高电平时扇出系数输出为低电平时扇出所以n2025为输入端的个数分母中的系数输出为高电平时扇出系数输出为低电平时扇出2imaxohol所以n5wwwplczonecom数字电路习题答案第二章26解
数字电路基础知识部分(第二章)
练习一、一、填空题1、 模拟信号是在时间上和数值上都是 变化 的信号。
2、 脉冲信号则是指极短时间内的 电信号。
3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。
4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。
5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。
6、 一个脉冲的参数主要有 、tr 、 、T P 、T 等。
7、 数字电路研究的对象是电路的 之间的逻辑关系。
8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。
9、 电容充放电结束时，流过电容的电流为0，电容相当于 。
10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。
11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。
12、 RC 充放电过程中，电压，电流均按 规律变化。
13、 理想二极管正向导通时，其端电压为0,相当于开关的 。
14、 在脉冲与数字电路中，三极管主要工作在 和 。
15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。
16、 选择题1 若逻辑表达式F A B =+，则下列表达式中与F 相同的是（ ） A 、F A B = B 、F AB = C 、F A B =+2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。
A 、3 B 、4 C 、83 图9-1所示是三个变量的卡诺图，则最简的“与或式”表达式为（ ） A 、A B A C B C ++B 、A B BC AC ++ C 、AB BC AC ++4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A B C + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。
A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。
B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。
C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。
《数字电路-分析与设计》第二章习题及解答 北京理工大学出版社
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明： 左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边 右边= (AB+AB)1+(AB+AB)1= AB+AB=中间 或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。 用真值表法略。 2-10 用逻辑代数演算证明下列等式。
湖北汽车工业学院数字电子技术第二章习题答案
湖北汽车工业学院数字电子技术第二章习题答案1. JK触发器在CP作用下，若状态必须发生翻转，则J、 K的状态为（）。
[单选题] *A J=K=0B J=K=1(正确答案)C J=0，K=1D A．J=1，K=02. 在 CP 脉冲作用下，只具有置 0 、置1功能的触发器是（）触发器。
[单选题] *A JK 触发器B T 触发器C D触发器(正确答案)D RS 触发器3. 欲使D触发器按工作，应使输入D =（）。
[单选题] *A 0B 1C QD /Q(正确答案)4.从74LS74的功能表中可以解读，该触发器的触发方式是（）。
[单选题] *A 边沿触发(正确答案)B 电平触发5. 基本RS触发器的特性方程,它的约束条件为。
[单选题] *ABC(正确答案)D6. 触发器输出端有两个稳定状态，即0态和1态。
[单选题] *A) 正确(正确答案)B) 错误7.电路输入频率1KHZ，幅度为5V的方波信号。
Q2 输出波形的频率（）。
[单选题] *A 1KHZB 500HZC 250HZ(正确答案)8. 在 CP脉冲作用下，只具有保持和翻转功能的触发器是（）触发器。
[单选题] *A JK 触发器B T 触发器(正确答案)C T/触发器D RS 触发器9. T触发器，在T＝1时，加上时钟脉冲，则触发器（）。
[单选题] *A 保持原态B 置0C 置1D 翻转(正确答案)10. 为实现将JK触发器转换为D触发器，应使（）。
[单选题] *A J=D,K=/D(正确答案)B J=/D,K=DC J=K=DD J=K=/D11. 满足特征方程的触发器称为（）。
[单选题] *A D触发器B JK触发器C T/触发器(正确答案)D T触发器电路输入频率1KHZ，幅度为5V的方波信号。
Q1 、Q2输出什么波形（）。
[单选题] *A 方波(正确答案)B 三角波C 正弦波13. 为实现将JK触发器转换为D触发器，应使（）。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 组合逻辑电路习题参考答案2-1 写出图2-29所示各逻辑电路输出的逻辑表达式，列出真值表。
解：(a) BC AB Z +=1(b) D C B A D C B A Z =+⋅+=2 真值表：(3) E D C B A E D C B A Z +++++++=)(3 E D C B A E D C B A +++⋅+++= ))((E D C B A E D C B A ++++++++=++BCD⋅+]=++EA+])A()([[EBCDA+BA++C=++A(E)(DD)BEBCBECA+A+D=++BEDEEBCAE真值表：2-2分析图2-30所示的各逻辑电路，写出输出的逻辑表达式，列出真值表。
解：(a) )()(AC C B A C B A Z ⋅+⋅⊕+⊕= C B A C A B A C B A ⊕++=)(C B A C A B A C B A C B A C A B A C B A +++++=)( C B A A C B A C B A C A B A C B A +=+=+++= 真值表：(b) C B A ABC C B A C B A C B C B A C B A X +++=+⊕=⊕⊕=)()( C A BC B A Y ++=2-3分析图2-31所示的逻辑电路，画出电路输出的波形图。
解：由逻辑图可以得到其输出表达式C AD D BC B AD C AD D BC B AD Z +++==)( C AD D C B B D A +++++=)()( C AD D C D B D B B A +++++= C AD D B D B B A ++++=波形图如下：ABCD Z2-4用与门、或门和非门实现下列逻辑函数。
（1）AB F =1 （2）B A F +=2 （3）BD AC F +=3 （4）))((4D C B A F ++= （5）CD B A F +=5 （6）E B A D C B F ++=)(6略。
2-5 用与非门和非门实现下列逻辑函数。
(1) D C B A F ++=1 (2) D A C B A F ++=)(2 (3) ))((3CD B D C A F ++= (4) D B C A F ⊕+⊕=4 (5) ))()((5A C C B B A F +++=(6) A C C B B A F ++=6解：(1) D C B A D C B A D C B A F =+=++=1(2) D A BC C A D A BC C A D A C B A F =++=++=)(2 (3) CD BD CD A BC A CD B D C A F +++=++=))((3 CD BD BC A CD BD CD A BC A =+++= (4) D B D B AC C A D B C A F +++=⊕+⊕=4 D B D B AC C A =(5) C B A ABC C B A ABC A C C B B A F ⋅=+=+++=))()((5 (6) ))()((6C A C B B A A C C B B A F +++=++= C B A ABC C B A ABC =+=∏=)6,5,4,3,2,1( 2-6 用或非门和非门实现下列逻辑函数。
(1) ))((1D C B A F ++= (2) BC D A F +=2(3) )()(3D C A C BD A F +++= (4) D C B A F ⊕+⊕=4 (5) A C C B B A F ++=5 (6) AD BC A F ++=6解：(1) D C B A D C B A F +++=++=))((1(2) )15,14,7,6,5,3,1(2∑=+=BC D A F )13,12,11,10,9,8,4,2,0(∏= ))()()((D B B A C A D C ++++= C A B A D C D B +++++++=(3) D A C A D C B C A D C A C BD A F +++=+++=)()(3)15,14,11,10,1()13,12,9,8,7,6,5,4,3,2,0(∏=∑= D C B A C A D C B A C A +++++=++++=))(( (4) D C D C B A B A D C B A F +++=⊕+⊕=4 ))()()((D C D C B A B A ++++= D C D C B A B A +++++++=(5) )7,0()6,5,4,3,2,1(5∏=∑=++=A C C B B A F C B A C B A C B A C B A +++++=++++=))(( (6) D A D A BC A AD BC A F +=++=++=6 D A D A D A D A +++=++=))((2-7 用或非门设计一个组合逻辑电路，其真值表如表2－7所示。
表2－7 习题2－7表解： ))()()((D C B A D C B A D C B A D C B A F ++++++++++++= ))()()((D C B A D C B A D C B A D C B A ++++++++++++= D C B A D C B A D C B A D C B A +++++++++++++++= D C B A D C B A D C B A D C B A +++++++++++++++ 2-8 用与非门设计一个多功能组合逻辑电路，其逻辑功能如表2－8所示。
表2－8 习题2－8表解： )(012012012012012B A S S S AB S S S B A S S S B A S S S B A S S S F +++++= )()()(012012012B A S S S B A S S S B A S S S ++++++B S S S A S S S AB S S S B A S S S B A S S S B A S S S 012012012012012012+++++= B S S S A S S S B S S S A S S S B S S S A S S S 012012012012012012++++++ B S S S A S S S AB S S S B A S S S B A S S S B A S S S 012012012012012012⋅⋅⋅⋅⋅= B S S S A S S S B S S S A S S S B S S S A S S S 012012012012012012⋅⋅⋅⋅⋅2-9 用与非门设计一个组合逻辑电路，其输入A 、B 、C 、D 和输出F 的波形图如图2－32所示。
ABCD F解：由波形图可以得出真值表如下由真值表可以得出输出表达式如下：BD A C B D B BD A C B D B F ⋅⋅=++=2-10 设计一个组合逻辑电路，它有三个输入A 、B 、C 和一个输出Z,当输入中1的个数少于或等于1时，输出为1，否则，输出为0。
用于非门实现电路。
解：由题意可以列出其真值表由真值表可以画出卡诺图并通过化简得 C A C B B A C A C B B A Z ⋅⋅=++=2-11 用与非门分别设计实现具有下列功能的组合逻辑电路。
输入为两个2位二进制数A=A 1A 0和B=B 1B 0.（1） A 和B 的对应位相同时输出为1，否则输出为0。
（2） A 和B 的对应位相反时输出为1，否则输出为0。
（3） A 和B 都为奇数时输出为1，否则输出为0。
（4） A 和B 都为偶数时输出为1，否则输出为0。
（5） A 和B 一个为奇数而另一个为偶数时输出为1，否则输出为0。
解：(1)设输出为Z 1，由题意可以列出真值表如下通过真值表画出卡诺图并通过化简得01010101010101011B B A A B B A A B B A A B B A A Z +++=0101010101010101B B A A B B A A B B A A B B A A ⋅⋅⋅= (2)设输出为Z 2，由题意可以列出真值表如下通过真值表画出卡诺图并通过化简得01010101010101012B B A A B B A A B B A A B B A A Z +++=0101010101010101B B A A B B A A B B A A B B A A ⋅⋅⋅= (3)设输出为Z 3，由题意可以列出真值表如下通过真值表画出卡诺图并通过化简得01010101010101013B B A A B B A A B B A A B B A A Z +++=000000B A B A B A ==(4)设输出为Z 4，由题意可以列出真值表如下通过真值表画出卡诺图并通过化简得0000004B A B A B A Z ==(5) 设输出为Z 5，由题意可以列出真值表如下通过真值表画出卡诺图并通过化简得 000000005B A B A B A B A Z ⋅=+=2-12 设计一个电灯控制电路。
用两个分别位于楼上和楼下的开关S 1 和S 2来控制电灯Z,要求当S 1合上而S 2断开或S 1断开而S 2合上时，电灯Z 亮；当S 1和S 2都合上或S 1和S 2都断开时，电灯Z 不亮。
用1表示开关合上和电灯亮，用0表示开关断开和电灯不亮。
用与非门实现电路。
解：由题意可以列出真值表由真值表可以写出输出表达式 21212121S S S S S S S S Z ⋅=+=2-13 设计一个温度控制电路。
其输入为4位二进制数T 3T 2T 1T 0,代表检测到的温度。
输出为X 和Y ，分别用来控制暖风机和冷风机的工作。
当温度低于5时，暖风机工作，冷风机不工作；当温度高于10时，冷风机工作，暖风机不工作；当温度介于5和10之间时，暖风机和冷风机都不工作。
用1表示暖风机和冷风机工作，用0表示暖风机和冷风机不工作。
用与非门实现电路。
解：用X 表示暖风机工作的输出表达式，用Y 表示冷风机工作的输出表达式，由题意可以列出真值表如下由真值表画出卡诺图并化简得出0132301323T T T T T T T T T T X ⋅=+= 0132301323T T T T T T T T T T Y ⋅=+=2-14 用最少数目的与非门实现下列函数，分析电路在什么情况下存在竞争一冒险现象。
试用增加冗杂项的方法消除。
（1） F 1(A,B,C)=∑)7,5,1,0(m （2） F 2(A,B,C,D)=∑)14,12,9,8,6,4(m （3） F 3(A,B,C,D)=∑)11,5,4,3,1,0(m （4） F 4(A,B,C,D)=∑)10,9,6,2,1,0(m （5） F 6(A,B,C,D)=∑)13,12,10,8,7,6,2,0(m（6） F 7(A,B,C,D)=∏)15,14,13,12,10,9,2,1(M （7） F 8(A,B,C,D)=∏)15,14,13,10,8,5,1,0(M解：(1) AC B A AC B A F ⋅=+=1当B=0，C=1时，该电路存在0型冒险。