数字电子技术 第二章汇总
合集下载
(数字电子技术基础)第2章. 门电路
（2-13）
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
数字电子技术第2章
① 线与逻辑图
演 示 文 稿 Presentation
A B
&
L1 L=L1 L2
C D
&
L2
线与逻辑图 EXIT EXIT
第2章 逻辑门电路
②
UCC
母线传输
(BUS)
B1
× ×
演 示 文 稿 Presentation
RC
B1
& 1
& 2 E2 B1
& n En B2
选 通 信 号 E1 数字信号1
(5) UOH (min) ：输出高电平的下限值，2.4 V。 输出高电平的下限值， 。 (6) UOL (max) ：输出低电平的上限值，0.4 V。 输出低电平的上限值， 。 (7) IOH (max) ：高电平输出电流（拉电流）的上限值，0.4 mA。 高电平输出电流（拉电流）的上限值， 。 (8) IOL (max) ：低电平输出电流（灌电流）的上限值，-16 mA。 低电平输出电流（灌电流）的上限值， 。 (9) VCC ：电源电压，（ ±5%）V。 电源电压，（ ，（5± ） 。 EXIT EXIT
× × √
VD3 Z VT5
0
EXIT EXIT
第2章 逻辑门电路
A
演 示 文 稿 Presentation
B 0 1 0 1
Z 1 1 1 0
0 0 1 1
Z = AB
EXIT EXIT
第2章 逻辑门电路
2．TTL与非门的电压传输特性 ． 与非门的电压传输特性
TTL与非门的电压传输特性是指其输出电压 O 与非门的电压传输特性是指其输出电压u 与非门的电压传输特性是指其输出电压 与输入电压u 的关系特性。 与输入电压 I的关系特性。
数字电子技术(第三版) 第2章
第二章 基本逻辑运算及集成逻辑门
2.1 基本逻辑运算 2.2 常用复合逻辑 2.3 集成逻辑门
2.1 基本逻辑运算
逻辑运算是逻辑思维和逻辑推理的数学描述。 具有“真”与“假”两种可能，并且可以判定其 “真”、 “假”的陈述语句叫逻辑变量。一般用英文大 写字母A，B， C， …表示。例如，“开关A闭合着”， “电灯F亮着”， “开关D开路着”等均为逻辑变量，可 分别将其记作A，F，D； “开关B不太灵活”， “电灯L 价格很贵”等均不是逻辑变量。
由表2 - 1可知，上述三个语句之间的因果关系属于与 逻辑。 其逻辑表达式(也叫逻辑函数式)为：
F=A·B
读作“F等于A乘B”。在不致于混淆的情况下，可以把符号 “·”省掉。
由表2 - 1的真值表可知，逻辑乘的基本运算规则为： 0·0=0 0·1=0 1·0=0 1·1=1 0·A=0 1·A=A A·A=A
则表2- 1(a)可改为表2 -1(b)的形式。这种表格叫真值表。所
谓真值表，就是将输入变量的所有可能的取值组合对应的
输出变量的值一一列出来的表格。它是描述逻辑功能的一
表 2 – 1 与逻辑的真值表
(a)
(b)
AB
F
AB
F
假假
假
00
ቤተ መጻሕፍቲ ባይዱ
0
假真
假
01
0
真假
假
10
0
真真
真
11
1
图 2 – 1 与门逻辑电路实例图
实现“与运算”的电路叫与门，其逻辑符号如图22所示， 其中图(a)是我国常用的传统符号，图(b)为国 外流行符号，图(c)为国家标准符号。
图 2 – 2 与门的逻辑符号
2.1.2 或逻辑(或运算、逻辑加)
2.1 基本逻辑运算 2.2 常用复合逻辑 2.3 集成逻辑门
2.1 基本逻辑运算
逻辑运算是逻辑思维和逻辑推理的数学描述。 具有“真”与“假”两种可能，并且可以判定其 “真”、 “假”的陈述语句叫逻辑变量。一般用英文大 写字母A，B， C， …表示。例如，“开关A闭合着”， “电灯F亮着”， “开关D开路着”等均为逻辑变量，可 分别将其记作A，F，D； “开关B不太灵活”， “电灯L 价格很贵”等均不是逻辑变量。
由表2 - 1可知，上述三个语句之间的因果关系属于与 逻辑。 其逻辑表达式(也叫逻辑函数式)为：
F=A·B
读作“F等于A乘B”。在不致于混淆的情况下，可以把符号 “·”省掉。
由表2 - 1的真值表可知，逻辑乘的基本运算规则为： 0·0=0 0·1=0 1·0=0 1·1=1 0·A=0 1·A=A A·A=A
则表2- 1(a)可改为表2 -1(b)的形式。这种表格叫真值表。所
谓真值表，就是将输入变量的所有可能的取值组合对应的
输出变量的值一一列出来的表格。它是描述逻辑功能的一
表 2 – 1 与逻辑的真值表
(a)
(b)
AB
F
AB
F
假假
假
00
ቤተ መጻሕፍቲ ባይዱ
0
假真
假
01
0
真假
假
10
0
真真
真
11
1
图 2 – 1 与门逻辑电路实例图
实现“与运算”的电路叫与门，其逻辑符号如图22所示， 其中图(a)是我国常用的传统符号，图(b)为国 外流行符号，图(c)为国家标准符号。
图 2 – 2 与门的逻辑符号
2.1.2 或逻辑(或运算、逻辑加)
数字电子技术基础 第2章
证明若干常用公式
21、A+A ·B=A 证明：A(1+B)=A 22、A+A’ ·B=A+B 证明：利用分配律，(A+A’).(A+B)=1.(A+B) 23、A ·B+A ·B’=A 证明：A.(B+B’)=A.1 24、A ·(A+B)=A 证明：A.A+A.B=A+A.B=A(1+B)=A.1=A
1.2 逻辑式列出真值表
将输入变量取值的所有组合状态逐一代入逻辑式求出函数值， 就得到真值表。
例 2.5.2 P32-33
五、各种表示方法间的相互转换
2、逻辑函数式与逻辑图 的相互转换
2.1 给定逻辑函数式转换 为相应的逻辑图
用逻辑图形符号代替逻辑 函数式中的逻辑运算符号 并按运算顺序将它们连接 起来。
1、真值表与逻辑函数式的相互转换 1.1 由真值表写出逻辑函数式
1）找出真值表中使逻辑函数Y=1的那些输入变量取值的组合。 2）每组输入变量取值的组合对应一个乘积项，其中取值为1的
写入原变量，取值为0的写入反变量。 3）将这些乘积项相加，即得Y的逻辑函数式。 例 2.5.1 P32
IEC （International Electrotechnical Commission，国 际电工协会）
异或，同或
异或：
输入A,B 不同时，输出Y为1；输入A,B 相同时，输 出Y为0。
Y=A⊕ B=A· B’+A’ · B
或：
输入A,B 不同时，输出Y为0；输入A,B 相同时，输 出Y为1。
证明若干常用公式
25、A ·B+A’ ·C+B ·C=A ·B+A’ ·C 证明：=A.B+A’.C+B.C(A+A’) =A.B+A’.C+A.B.C+A’.B.C =A.B(1+C)+A’.C.(1+B)=A.B+A’.C 同样可证明：A ·B+A’ ·C+B CD=A ·B+A’ ·C 26、A ·(A ·B)’=A ·B’; A’ ·(A·B)’=A’ 证明：A.(A’+B’)=A.A’+A.B’=A.B’
《数字电子技术(第二版)》 第2章 门电路
2.1.3 场效应管的开关特性
RD G ui +VDD
D
S
ui
工作原理电路 截止状态 G RD
转移特性曲线
输出特性线 RD
+VD
D
导通状态
uo=+VDD
+VD
D
D
G
ui>UT
D
S
ui<UT
uo≈0
S
2.2 分立元件
门电路
2.2.1 二极管与门
Y=AB
2.2.2 二极管或门
Y=A+B
2.2.3 晶体管非门
2.1 半导体元件的开关特性 2.2 分立元件门电路
2.3 TTL集成门电路
2.4 CMOS集成门电路
2.5 集成门电路的使用
退出
件的开关特性
2.1 半导体元
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
2.1.1 二极管的开关特性
＋ uD 二极管符号： 正极
－
负极
Ui<0.5V时，二 极管截止，iD=0。
Ui>0.5V时， 二极管导通。
uo
uo
ui＝0V时，二极管截止， 如同开关断开，uo＝0V。
ui ＝ 5V 时，二极管导通，如 同 0.7V 的电压源， uo ＝ 4.3V 。
二极管的反向恢复时间限制了二极管的开关速度。
三极管临界饱和时 的基极电流为：
iB＞IBS，三极管工作 在饱和状态。输出电 压uY＝UCES＝0.3V。
数字电子技术 第二章 逻辑代数基础
2 .逻辑代数基础
2.1 概述 2.2 逻辑函数的卡诺图化简法 2.3 逻辑代数的基本公式和定理 2.4 逻辑函数及其表示方法 2.5 逻辑函数表达式的形式 2.6 逻辑函数的化简方法
教学基本要求
1、熟悉逻辑代数常用基本定律、恒等式 和规则。 2、掌握逻辑代数的变换和卡诺图化简法；
2.1 概述
在数字逻辑电路中，用1位二进制数码0和1表示一个事 物的两种不同逻辑状态。不同的数码不仅可以表示数量的 不同大小，还能用来表示不同的事物。
A ·B = B ·A
结合律： A + B + C = (A + B) + C 分配律： A ( B + C ) = AB + AC
A ·B ·C = (A ·B) ·C A + BC = ( A + B )( A + C )
重叠律：
A+A=A
A ·A = A
反演律：
A + B = A ·B
AB = A + B
或逻辑举例
S1 S2 电源
电路状态表
开关S1
开关S2
灯
断
断
灭
灯
断
合
亮
合
断
亮
合
合
亮
２、或运算
或逻辑举例状态表
开关S1
开关S2
灯
断
断
灭
断
合
灭
合
断
灭
合
合
亮
或逻辑符号
A
≥1
L
B
逻辑真值表
AB L
00
0
01
1
10
1
11
2.1 概述 2.2 逻辑函数的卡诺图化简法 2.3 逻辑代数的基本公式和定理 2.4 逻辑函数及其表示方法 2.5 逻辑函数表达式的形式 2.6 逻辑函数的化简方法
教学基本要求
1、熟悉逻辑代数常用基本定律、恒等式 和规则。 2、掌握逻辑代数的变换和卡诺图化简法；
2.1 概述
在数字逻辑电路中，用1位二进制数码0和1表示一个事 物的两种不同逻辑状态。不同的数码不仅可以表示数量的 不同大小，还能用来表示不同的事物。
A ·B = B ·A
结合律： A + B + C = (A + B) + C 分配律： A ( B + C ) = AB + AC
A ·B ·C = (A ·B) ·C A + BC = ( A + B )( A + C )
重叠律：
A+A=A
A ·A = A
反演律：
A + B = A ·B
AB = A + B
或逻辑举例
S1 S2 电源
电路状态表
开关S1
开关S2
灯
断
断
灭
灯
断
合
亮
合
断
亮
合
合
亮
２、或运算
或逻辑举例状态表
开关S1
开关S2
灯
断
断
灭
断
合
灭
合
断
灭
合
合
亮
或逻辑符号
A
≥1
L
B
逻辑真值表
AB L
00
0
01
1
10
1
11
数字电子技术基础第二章逻辑门电路基础
数字电子技术基础第二章逻辑门电路 基础
（二）二极管的动态开关特性
给二极管电路加入一个方波信号，电流的波形怎样呢？
数字电子技术基础第二章逻辑门电路 基础
ts为存储时间 tt称为渡越时间 tre ＝ ts 十 tt 称 为 反 向 恢 复时间
数字电子技术基础第二章逻辑门电路 基础
l 1. 反向恢复过程
数字电子技术基础第二章逻辑门电路 基础
数字电子技术基础第二章逻辑门电路 基础
（1）延迟时间td—— 从输入信号vi正跳变的 瞬 间开始，到集电极电流iC上升到0.1ICS所需的 时间
（2）上升时间tr——集电极电流从0.1ICS上升到 0.9ICS所需的时间。
（3）存储时间ts——从输入信号vi下跳变的瞬间 开始，到集电极电流iC下降到0.9ICS所需的时 间。
数字电子技术基础第二章逻辑门电路 基础
l 八、功率损耗（功耗）PD l 九、功耗-延时积DP
数字电子技术基础第二章逻辑门电路 基础
十、TTL门电路芯片的封装
数字电子技术基础第二章逻辑门电路 基础
十一、其它逻辑功能的TTL门电路
l （一）TTL正与非门
数字电子技术基础第二章逻辑门电路 基础
l （二）TTL正或非门
u （1）输入高电平噪声容限电压（最大允许负向干扰电压） u （2）输入低电平噪声容限电压（最大允许正向干扰电压）
数字电子技术基础第二章逻辑门电路 基础
输入高电平噪声容限 VNH＝V OH（min）-VON ＝V OH（min）- V IH（min） ＝2.4V-2.0V＝0.4V。
输入低电平噪声容限 VNL＝V OFF-V OL（max） ＝V IL（max） -V OL（max） ＝0.8V-0.4V＝0.4V。
（二）二极管的动态开关特性
给二极管电路加入一个方波信号，电流的波形怎样呢？
数字电子技术基础第二章逻辑门电路 基础
ts为存储时间 tt称为渡越时间 tre ＝ ts 十 tt 称 为 反 向 恢 复时间
数字电子技术基础第二章逻辑门电路 基础
l 1. 反向恢复过程
数字电子技术基础第二章逻辑门电路 基础
数字电子技术基础第二章逻辑门电路 基础
（1）延迟时间td—— 从输入信号vi正跳变的 瞬 间开始，到集电极电流iC上升到0.1ICS所需的 时间
（2）上升时间tr——集电极电流从0.1ICS上升到 0.9ICS所需的时间。
（3）存储时间ts——从输入信号vi下跳变的瞬间 开始，到集电极电流iC下降到0.9ICS所需的时 间。
数字电子技术基础第二章逻辑门电路 基础
l 八、功率损耗（功耗）PD l 九、功耗-延时积DP
数字电子技术基础第二章逻辑门电路 基础
十、TTL门电路芯片的封装
数字电子技术基础第二章逻辑门电路 基础
十一、其它逻辑功能的TTL门电路
l （一）TTL正与非门
数字电子技术基础第二章逻辑门电路 基础
l （二）TTL正或非门
u （1）输入高电平噪声容限电压（最大允许负向干扰电压） u （2）输入低电平噪声容限电压（最大允许正向干扰电压）
数字电子技术基础第二章逻辑门电路 基础
输入高电平噪声容限 VNH＝V OH（min）-VON ＝V OH（min）- V IH（min） ＝2.4V-2.0V＝0.4V。
输入低电平噪声容限 VNL＝V OFF-V OL（max） ＝V IL（max） -V OL（max） ＝0.8V-0.4V＝0.4V。
精品课件-数字电子技术-第2章
第2章 逻辑门电路
(2) 当输入A、B全为高电位时，即当VIH=3.6 V时，V1的 集电极、V2和V5发射极均导通，则V2和V5管处于饱和状态，故 VO=VOL=VCES5=0.3 V。另外，由于VC2=VB3= VCES2+VBE5=0.3+0.7=1 V，此电压不足以使V4导通，故V4处于截
（1） 高电平输出特性。当TTL与非门输出为高电平时，若 在门电路输出端接入负载，这时将有负载电流流出驱动门，好像 是负载从与非门拉走电流，此电流称为拉电流（或高电平输出电 流），如图2-25所示，记为IOH。一般IOH≤0.4 mA
（2） 低电平输出特性。当TTL与非门输出为低电平时，若 在门电路输出端接入负载，这时将有负载电流流入驱动门，好像 是负载向与非门灌入电流，此电流称为灌电流（或低电平输出电 流），如图2-26所示，记为IOL。一般IOL≤8 mA
(2) 低电平输入电流IIL。 IIL为与非门输入低电平时流 出输入端的电流，如图2-24所示，一般IIL≤0.4 mA
第2章 逻辑门电路
图2-23 TTL与非门高电平输入特性
第2章 逻辑门电路
图2-24 TTL与非门低电平输入特性
第2章 逻辑门电路
2） 输出特性是TTL与非门接入负载后，其输出电流与负载的关
(1) 输出逻辑高电平VOH和输出逻辑低电平VOL。 VOH和VOL的典型取值分别为3.6 V和0.3 V，但是，由于器件制 造中存在不可避免的差异，因此通常规定VOH≥3.0 V VOL≤0.3 V。器件手册规定，在额定负载情况下，VOHmin >2.4 V，VOLmax<0.8 V
第2章 逻辑门电路
或更多的输入，但只有一个输出。 通常，输入画在与门的一边，输出画在与门的另一边。两
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 逻辑门电路
内容概述 第一节 标准TTL与非门 第二节 其它类型TTL门电路 第三节 ECL逻辑门电路 第四节 I2 L逻辑门电路 第五节 NMOS逻辑门电路 第六节 CMOS逻辑门电路 第七节 逻辑门的接口电路 小结
BJT : Bipolar Junction Transistor TTL : Transistor-Transistor Logic ECL : Emitter-Coupled Logic CMOS : Complementary Metal-Oxide-Semiconductor I2L : Integrated Injection Logic
A B
TTL与非门的外特性及主要参数 4. 关门电平U ： OFF 和输出低电平 1. 输出高电平 U U
C
D
E
TTL与非门的外特性及主要参数 5. 噪声容限
TTL与非门的外特性及主要参数 外特性：指的是电路在外部表现出来的各种特性。 掌握器件的外特性及其主要参数是用户正确使用、维护 和设计电路的重要依据。 介绍手册中常见的特性曲线及其主要参数。
TTL与非门的外特性及主要参数
性区 区： . 6≤V ≤UI， ≤1.3V， 截线 止 ：当 当0 U 0.6V I 0.7V ≤U时， T2导通，T5 （一）电压传输特性 b2＜1.4V Ub1 ≤1.3V T2、时， T5 截止， 饱和区：UI继续升高， T1进入UC2随 仍截止， U 输出高电平 = 3.6V 。 b2 升高而下降， OH TTL 与非门输入电压 U 与输出电压 U 之间的关系曲线， I O 转折区：当 UI≥1.3V 倒置工作状态 U时， ，此时 经T 射随器使 UO下降。 b1=2.1V 4 即 U = f （ U ）。 O T 、T I 输入电压略微升高，输出 2 5饱和，T4截止，输出低 电平UOL = 0.3V T ，且 电压急剧下降，因为 2、 UO不随UI 的增大而变化。 T4 、 T 5均处于放大状态。
TTL与非门工作原理
• 输入端至少有一个 （设A端）接低电平： T1 管 : A 端发射结导通， UB1 = UA + UBE1 = 1V， 其它 发 射 结 反 偏 截 止 。 因为UB1 =1V, 所以 T2、 T5截止, UC2≈Ucc=5V。 T4：工作在放大状态 电路输出高电平：
U OH = U CC − U R 2 − U be 4 − U D 3
TTL 与非门电路组成 极晶体管 T1、二极管 中间级由T2、R2和R3组成。 D1、D2和电阻 R1 组成 T 的集电极 C 和发射极E 分别
。实现输入变量 A、 B 提供两个相位相反的电压信号。 的与运算。
2 2 2
输入级由多发射
输出级由D3、T4、T5和电阻 R4组成。T4与T5组成推拉式输出 结构，具有较强的负载能力。
F = A⋅ B
TTL与非门工作速度
存在的问题：一是与非门内部晶体管工作在饱和状态对 电路开关速度产生影响，二是与非门输出端接容性负载 时对工作速度产生影响。 采取的措施： 1. 采用多发射极晶体管T1，加速T2管脱离饱和状态。 2. T4和T5同时导通，加速T5管脱离饱和状态。
3. 降低与非门的输出电阻，减小对负载电容的充电时间。
按集成度分
MOS集成逻辑门 SSI：＜100个等效门 MSI：＜103个等效门 LSI ：＜104个等效门 VLSI：＞104个以上等效门
本章内容： 集成逻辑门的基本结构、工作原理； 集成逻辑门的外部特性、参数及其接口电路。
第一节 标准TTL与非门
TTL与非门电路组成 TTL与非门工作原理 TTL与非门工作速度 TTL与非门外特性及主要参数 TTL标准与非门的改进型 TTL集成电路产品
第二章 逻辑门电路
1.数字电路中的BJT工作在何种工作状态? 2.影响BJT开关速度的因素有哪些? 3.各种逻辑门电路的优缺点是什么？ 4.TTL门电路驱动CMOS门电路是否需要加接口电路?
内容概述 集 成 逻 辑 门
TTL、ECL I2L、HTL
双极型集成逻辑门 按器件类型分
PMOS NMOS CMOS
0.3V
TTL与非门工作原理
• 输入端全接高电平， 输出为低电平。 • 输入端至少有一个接 低电平时，输出为高 电平。 由此可见，电路的 输出与输入之间满足 与非逻辑关系：
T1：倒置放大状态 T2：饱和状态 T4：截止状态 T5：深度饱和状态 T1：深度饱和状态 T2：截止状态 T4：放大状态 T5：截止状态
0.3V 3.6V
1VBiblioteka 5V 3.6V≈ （5-0.7-0.7）V = 3.6V
TTL与非门工作原理
• 输入端全接高电平： T1:UB1= UBC1+UBE2+UBE5 = 0.7V×3 = 2.1V T1：发射结反偏，集电 极正偏，工作在倒置放 大状态且T2 、T5导通。 T2：工作在饱和状态 T4：UC2 = UCES2 + UBE5 ≈1V，T4截止。 T5：处于深饱和状态 电路输出低电平： UOL = 0.3V 3.6V 3.6V 2.1V
： 3.阈值电压 开门电平 U ： 2. U ： OH OL ON TH 关门电平 U 也称输入低电平电压 U ， OFF IL 根据电压传输特性，可以求出 TTL 与非门几个重要参数： AB 段所对应的输出电压为 U 。 DE 段所 开门电平 U 也称输入高电平电压 U ，指 CD段中点所对应的输入电压称为阈值电 OH ON IH 指的是在保证输出电压为额定高电平 UOH 的是输出电平 U =0.3V 时，允许输入高电 对应的输出电压为 U 。 输出高电平UOH和输出低电平 U 、阈值电压 U 、开门电平 压UTH，也称门槛电压。 O OL OL TH 的90%时，允许输入低电平的最大值。一 平的最小值。 U 典型值为 1.4V ，一般产 一般要求 U ， UOL＜0.4V 。 ON UON和关门电平UOFF 、噪声容限等。 UTH=1.3～ 1.4V 。 OH≥3V 般产品要求 UOFF≥0.8V 品要求 UON≤1.8V 。 。
内容概述 第一节 标准TTL与非门 第二节 其它类型TTL门电路 第三节 ECL逻辑门电路 第四节 I2 L逻辑门电路 第五节 NMOS逻辑门电路 第六节 CMOS逻辑门电路 第七节 逻辑门的接口电路 小结
BJT : Bipolar Junction Transistor TTL : Transistor-Transistor Logic ECL : Emitter-Coupled Logic CMOS : Complementary Metal-Oxide-Semiconductor I2L : Integrated Injection Logic
A B
TTL与非门的外特性及主要参数 4. 关门电平U ： OFF 和输出低电平 1. 输出高电平 U U
C
D
E
TTL与非门的外特性及主要参数 5. 噪声容限
TTL与非门的外特性及主要参数 外特性：指的是电路在外部表现出来的各种特性。 掌握器件的外特性及其主要参数是用户正确使用、维护 和设计电路的重要依据。 介绍手册中常见的特性曲线及其主要参数。
TTL与非门的外特性及主要参数
性区 区： . 6≤V ≤UI， ≤1.3V， 截线 止 ：当 当0 U 0.6V I 0.7V ≤U时， T2导通，T5 （一）电压传输特性 b2＜1.4V Ub1 ≤1.3V T2、时， T5 截止， 饱和区：UI继续升高， T1进入UC2随 仍截止， U 输出高电平 = 3.6V 。 b2 升高而下降， OH TTL 与非门输入电压 U 与输出电压 U 之间的关系曲线， I O 转折区：当 UI≥1.3V 倒置工作状态 U时， ，此时 经T 射随器使 UO下降。 b1=2.1V 4 即 U = f （ U ）。 O T 、T I 输入电压略微升高，输出 2 5饱和，T4截止，输出低 电平UOL = 0.3V T ，且 电压急剧下降，因为 2、 UO不随UI 的增大而变化。 T4 、 T 5均处于放大状态。
TTL与非门工作原理
• 输入端至少有一个 （设A端）接低电平： T1 管 : A 端发射结导通， UB1 = UA + UBE1 = 1V， 其它 发 射 结 反 偏 截 止 。 因为UB1 =1V, 所以 T2、 T5截止, UC2≈Ucc=5V。 T4：工作在放大状态 电路输出高电平：
U OH = U CC − U R 2 − U be 4 − U D 3
TTL 与非门电路组成 极晶体管 T1、二极管 中间级由T2、R2和R3组成。 D1、D2和电阻 R1 组成 T 的集电极 C 和发射极E 分别
。实现输入变量 A、 B 提供两个相位相反的电压信号。 的与运算。
2 2 2
输入级由多发射
输出级由D3、T4、T5和电阻 R4组成。T4与T5组成推拉式输出 结构，具有较强的负载能力。
F = A⋅ B
TTL与非门工作速度
存在的问题：一是与非门内部晶体管工作在饱和状态对 电路开关速度产生影响，二是与非门输出端接容性负载 时对工作速度产生影响。 采取的措施： 1. 采用多发射极晶体管T1，加速T2管脱离饱和状态。 2. T4和T5同时导通，加速T5管脱离饱和状态。
3. 降低与非门的输出电阻，减小对负载电容的充电时间。
按集成度分
MOS集成逻辑门 SSI：＜100个等效门 MSI：＜103个等效门 LSI ：＜104个等效门 VLSI：＞104个以上等效门
本章内容： 集成逻辑门的基本结构、工作原理； 集成逻辑门的外部特性、参数及其接口电路。
第一节 标准TTL与非门
TTL与非门电路组成 TTL与非门工作原理 TTL与非门工作速度 TTL与非门外特性及主要参数 TTL标准与非门的改进型 TTL集成电路产品
第二章 逻辑门电路
1.数字电路中的BJT工作在何种工作状态? 2.影响BJT开关速度的因素有哪些? 3.各种逻辑门电路的优缺点是什么？ 4.TTL门电路驱动CMOS门电路是否需要加接口电路?
内容概述 集 成 逻 辑 门
TTL、ECL I2L、HTL
双极型集成逻辑门 按器件类型分
PMOS NMOS CMOS
0.3V
TTL与非门工作原理
• 输入端全接高电平， 输出为低电平。 • 输入端至少有一个接 低电平时，输出为高 电平。 由此可见，电路的 输出与输入之间满足 与非逻辑关系：
T1：倒置放大状态 T2：饱和状态 T4：截止状态 T5：深度饱和状态 T1：深度饱和状态 T2：截止状态 T4：放大状态 T5：截止状态
0.3V 3.6V
1VBiblioteka 5V 3.6V≈ （5-0.7-0.7）V = 3.6V
TTL与非门工作原理
• 输入端全接高电平： T1:UB1= UBC1+UBE2+UBE5 = 0.7V×3 = 2.1V T1：发射结反偏，集电 极正偏，工作在倒置放 大状态且T2 、T5导通。 T2：工作在饱和状态 T4：UC2 = UCES2 + UBE5 ≈1V，T4截止。 T5：处于深饱和状态 电路输出低电平： UOL = 0.3V 3.6V 3.6V 2.1V
： 3.阈值电压 开门电平 U ： 2. U ： OH OL ON TH 关门电平 U 也称输入低电平电压 U ， OFF IL 根据电压传输特性，可以求出 TTL 与非门几个重要参数： AB 段所对应的输出电压为 U 。 DE 段所 开门电平 U 也称输入高电平电压 U ，指 CD段中点所对应的输入电压称为阈值电 OH ON IH 指的是在保证输出电压为额定高电平 UOH 的是输出电平 U =0.3V 时，允许输入高电 对应的输出电压为 U 。 输出高电平UOH和输出低电平 U 、阈值电压 U 、开门电平 压UTH，也称门槛电压。 O OL OL TH 的90%时，允许输入低电平的最大值。一 平的最小值。 U 典型值为 1.4V ，一般产 一般要求 U ， UOL＜0.4V 。 ON UON和关门电平UOFF 、噪声容限等。 UTH=1.3～ 1.4V 。 OH≥3V 般产品要求 UOFF≥0.8V 品要求 UON≤1.8V 。 。