数字电路第二章
合集下载
(数字电子技术基础)第2章. 门电路
（2-13）
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
数字电路基础知识部分(第二章)
练习一、一、填空题1、 模拟信号是在时间上和数值上都是 变化 的信号。
2、 脉冲信号则是指极短时间内的 电信号。
3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。
4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。
5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。
6、 一个脉冲的参数主要有 、tr 、 、T P 、T 等。
7、 数字电路研究的对象是电路的 之间的逻辑关系。
8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。
9、 电容充放电结束时，流过电容的电流为0，电容相当于 。
10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。
11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。
12、 RC 充放电过程中，电压，电流均按 规律变化。
13、 理想二极管正向导通时，其端电压为0,相当于开关的 。
14、 在脉冲与数字电路中，三极管主要工作在 和 。
15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。
16、 选择题1 若逻辑表达式F A B =+，则下列表达式中与F 相同的是（ ） A 、F A B = B 、F AB = C 、F A B =+2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。
A 、3 B 、4 C 、83 图9-1所示是三个变量的卡诺图，则最简的“与或式”表达式为（ ） A 、A B A C B C ++B 、A B BC AC ++ C 、AB BC AC ++4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A B C + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。
A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。
B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。
C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。
数字电路第2章 门电路
2）输入负载特性 (ui R )
R1 3k b1 A B C T1 R2 750 R4 100
+5V
c1
T3
T2
3k
T4
R5 T5
F
ui
V
R
R3
360
R较小时 设：T2、T5 截止
A B C
R1 3k b1
+5V
R4
R2
c1
T1
T2
R5
T3
T4 F T5
R
ui
R3
R (5 U ) 4.3R ui be1 R1 R 3 R
I BS vcc vCES 5 0.3 mA 0.094mA βRc 50 1
V CC = +5V Rc iC 1kΩ vo c R b 10kΩ b β = 40 iB e
②vi=0.3V时，iB=0，三极管 工作在截止状态，ic=0。因 为ic=0，所以输出电压： vo=VCC=5V
IB 0
IC 0
VCE VCC
7
三极管的开关特性
+UCC 3V 0V RB RC uO T
+UCC
RC 3V
饱和时， VCE ≈ 0，C、 E极间电阻 很小 0V 截止时， IC ≈ 0，C、 E极间电阻 很大
C E
uO 0
相当于 开关闭合
ui
饱和 截止
+UCC RC
C E
uO UCC
避免！
0V 0
VL(max)
低电平
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连 接起来构成的门电路。简单、经济、功耗低， 负载差。 集成门电路：把构成门电路的元器件和连 线都制作在一块半导体芯片上，再封装起来， 便构成了集成门电路。现在使用最多的是CMOS 和TTL集成门电路。
《数字电路-分析与设计》第二章习题及解答 北京理工大学出版社
右边= A(BC+BC)+A(BC+BC)= ABC+ABC+ A(B+C)(B+C) =ABC+ABC+ABC+ABC=左边
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明： 左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边 右边= (AB+AB)1+(AB+AB)1= AB+AB=中间 或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。 用真值表法略。 2-10 用逻辑代数演算证明下列等式。
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明： 左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边 右边= (AB+AB)1+(AB+AB)1= AB+AB=中间 或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。 用真值表法略。 2-10 用逻辑代数演算证明下列等式。
数字电子线路基础第二章 门电路
I BS 0.094mA
因为iB>IBS，三极管工作在 饱和状态。输出电压： uo＝UCES＝0.3V
因为0<iB<IBS，三极管工作在放大 状态。iC=βiB=50×0.03=1.5mA， 输出电压： uo=uCE=UCC-iCRc=5-1.5×1=3.5V
3、场效应管的开关特性 +VDD
iD (mA) iD (mA) uGS=10V 8V 6V 4V 2V 0 UT uGS(V) 0 uDS(V)
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
A B
≥1
Y
3、三极管非门
+5V
1k Ω
三极管临界饱和时 的基极电流为：
I BS 5 0.3 0.16 mA 30 1
A
4.3k Ω
Y
β =40
A
1
Y
iB＞IBS，三极管工作 在饱和状态。输出电 压uY＝UCES＝0.3V。
RD G ui
D
S
ui
工作原理电路 截止状态 G +VDD
转移特性曲线
输出特性曲线 +VDD
RD
D uo=+VDD S
导通状态
G ui>UT
RD
D S uo≈0
ui<UT
2.2 分立元件门电路
1、二极管与门
+VCC(+5V) R 3kΩ
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
5V 0V
D1 A D2 B
D + + － 0.7V ui =5V RL － + u u oo －
数字电路第2章逻辑代数基础及基本逻辑门电路
AB＋AC＋ABC＋ABC = = AB＋ABC）＋（AC＋ABC） （ = AB＋AC
（5）AB＋A B = A （6）（A＋B）（A＋B ）＝A 证明： （A＋B）（A＋B ）＝A＋A B＋AB＋0 A（ ＋B＋B） = 1 JHR A =
二、本章教学大纲基本要求 熟练掌握： 1.逻辑函数的基本定律和定理； 门、 2.“与”逻辑及“与”门、“或”逻辑及“或”
“非”逻辑及“非”门和“与”、“或”、“非” 的基本运算。 理解：逻辑、逻辑状态等基本概念。 三、重点与难点 重点：逻辑代数中的基本公式、常用公式、 基本定理和基本定律。
JHR
难点：
JHR
1.具有逻辑“与”关系的电路图
2.与逻辑状态表和真值表
JHR
我们作如下定义： 灯“亮”为逻辑“1”，灯“灭”为逻辑“0” 开关“通”为逻辑“1”，开关“断”为逻辑 “0” 则可得与逻辑的真值表。 JHR
3.与运算的函数表达式 L＝A·B 多变量时 或 读作 或 L＝AB L＝A·B·C·D… L＝ABCD… 1.逻辑表达式 2.逻辑符号
与非逻辑真值表
Z = A• B
3.逻辑真值表
逻辑规律：有0出1 全1 出0
JHR
A 0 0 1 1
B 0 1 0 1
Z 1 1 1 0
二、或非逻辑 1.逻辑表达式 2.逻辑符号
Z = A+ B
先或后非
3.逻辑真值表
JHR
三、与或非逻辑 1.逻辑表达式 2.逻辑符号
1.代入规则 在任一逻辑等式中，若将等式两边出现的同 一变量同时用另一函数式取代，则等式仍然成立。
JHR
代入规则扩大了逻辑代数公式的应用范围。例如摩 根定理 A＋B = A ⋅ B 若将此等式两边的B用B＋C 取代，则有
（5）AB＋A B = A （6）（A＋B）（A＋B ）＝A 证明： （A＋B）（A＋B ）＝A＋A B＋AB＋0 A（ ＋B＋B） = 1 JHR A =
二、本章教学大纲基本要求 熟练掌握： 1.逻辑函数的基本定律和定理； 门、 2.“与”逻辑及“与”门、“或”逻辑及“或”
“非”逻辑及“非”门和“与”、“或”、“非” 的基本运算。 理解：逻辑、逻辑状态等基本概念。 三、重点与难点 重点：逻辑代数中的基本公式、常用公式、 基本定理和基本定律。
JHR
难点：
JHR
1.具有逻辑“与”关系的电路图
2.与逻辑状态表和真值表
JHR
我们作如下定义： 灯“亮”为逻辑“1”，灯“灭”为逻辑“0” 开关“通”为逻辑“1”，开关“断”为逻辑 “0” 则可得与逻辑的真值表。 JHR
3.与运算的函数表达式 L＝A·B 多变量时 或 读作 或 L＝AB L＝A·B·C·D… L＝ABCD… 1.逻辑表达式 2.逻辑符号
与非逻辑真值表
Z = A• B
3.逻辑真值表
逻辑规律：有0出1 全1 出0
JHR
A 0 0 1 1
B 0 1 0 1
Z 1 1 1 0
二、或非逻辑 1.逻辑表达式 2.逻辑符号
Z = A+ B
先或后非
3.逻辑真值表
JHR
三、与或非逻辑 1.逻辑表达式 2.逻辑符号
1.代入规则 在任一逻辑等式中，若将等式两边出现的同 一变量同时用另一函数式取代，则等式仍然成立。
JHR
代入规则扩大了逻辑代数公式的应用范围。例如摩 根定理 A＋B = A ⋅ B 若将此等式两边的B用B＋C 取代，则有
数字电路 第二章门电路
DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知： 只有当A、B、C全为 低电平时，输出端才 为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、 非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V，T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联，TN1 与TN2串联；
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止；
输出Y为低电平。
当AB中有一个是低电平时， B
TN1 与TN2中有一个截止，
TP1 与TP2中有一个导通， 输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑：L=0,H=1 ； 负逻辑：H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性： 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性：
半导体二极管的结构示意图、符号和伏安 特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正 向电压后可产生 漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层
数字电路与数字电子技术 课后答案第二章
第二章逻辑门电路
1.有一分立元件门电路如图P2.1 ( a )所示，歌输入端控制信号如图p2.1 ( b )所示.。请对应图( b )画出输出电压 的波形。
( a )
图P2.1
解:
2.对应图P2.2所示的电路及输入信号波形画出 、 、 、 的波形。
图P2.2 ( a )
解:
F1, F2, F3, F4为图P2.2A
(b) TTL非门的输出端不能并联,应换为集电极开路门。
(c)输入端所接电阻 ，相当于”0”，使 =1，必须使 ，如取
(d)输入端所接电阻 相当于”1”，使 ，必须使 ，如取 ，相当于”0”，这时
7.电路如图P2.7 ( a ) ~ ( f )所示,已知输入信号A，B波形如图P2.7 ( g )所示，试画出各个电路输入电压波形。
(b)
可用于TTL门电路，原因同上.
13.试说明下列各种门电路中有哪些输出端可以并联使用：
(1)具有推拉式输出端的TTL门电路;
(2) TTL电路的OC门;
(3) TTL电路的三态门;
(4)普通的CMOS门;
(5)漏极开路的CMOS门;
(6) CMOS电路的三态门.
解:
(1)具有推拉式输出端的TTL门电路输出端不能并联，否则在一个门截止，一个门导通的情况下会形成低阻通路，损坏器件。
(b)
这种扩展输入端的方法不适用于TTL电路因为当扩展端C、D、E均为低电平时，三个二极管均截止，或非门的一个对应输入端通过100K 电阻接地，此时 ，将输入信号A,B封锁，电路工作不正常。
12.试分析图P2.12(a),(b)电路的逻辑功能，写出y的逻辑表达式，图中门电路均为CMOS门电路，本电路能否用于TTL门电路,并说明原因。
1.有一分立元件门电路如图P2.1 ( a )所示，歌输入端控制信号如图p2.1 ( b )所示.。请对应图( b )画出输出电压 的波形。
( a )
图P2.1
解:
2.对应图P2.2所示的电路及输入信号波形画出 、 、 、 的波形。
图P2.2 ( a )
解:
F1, F2, F3, F4为图P2.2A
(b) TTL非门的输出端不能并联,应换为集电极开路门。
(c)输入端所接电阻 ，相当于”0”，使 =1，必须使 ，如取
(d)输入端所接电阻 相当于”1”，使 ，必须使 ，如取 ，相当于”0”，这时
7.电路如图P2.7 ( a ) ~ ( f )所示,已知输入信号A，B波形如图P2.7 ( g )所示，试画出各个电路输入电压波形。
(b)
可用于TTL门电路，原因同上.
13.试说明下列各种门电路中有哪些输出端可以并联使用：
(1)具有推拉式输出端的TTL门电路;
(2) TTL电路的OC门;
(3) TTL电路的三态门;
(4)普通的CMOS门;
(5)漏极开路的CMOS门;
(6) CMOS电路的三态门.
解:
(1)具有推拉式输出端的TTL门电路输出端不能并联，否则在一个门截止，一个门导通的情况下会形成低阻通路，损坏器件。
(b)
这种扩展输入端的方法不适用于TTL电路因为当扩展端C、D、E均为低电平时，三个二极管均截止，或非门的一个对应输入端通过100K 电阻接地，此时 ，将输入信号A,B封锁，电路工作不正常。
12.试分析图P2.12(a),(b)电路的逻辑功能，写出y的逻辑表达式，图中门电路均为CMOS门电路，本电路能否用于TTL门电路,并说明原因。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
长春理工大学电信学院
将逻辑等式两边的某一变量均用同 一个逻辑函数替代，等式仍然成立。
《数字电路逻辑设计》
三、对偶规则
对任一个逻辑函数式 Y，将“· ”换成 “+”，“+”换成“· ”，“0”换成 “1”，“1”换成“0”，则得到原逻 辑函数式的对偶式 Y 。
对偶规则：两个函数式相等，则它们的对偶式也相等。 变换时注意：(1) 变量上的非号不改变。 (2) 不能改变原来的运算顺序。
卡诺图主要用于化简逻辑式。 逻辑图是分析和安装实际电路的依据。
长春理工大学电信学院
《数字电路逻辑设计》
真值表、逻辑式、卡诺图和逻辑图之间可相互转换。
逻辑式 真值表 (1)按 n 位二进制数递增的方式列出输入变量的各 种取值组合。 (2)分别求出各种组合对应的输出逻辑值，并填入 表格。 (1)找出函数值为 1 的项。 (2)将这些项中输入变量取值为 1 的用原变量代替， 取值为 0 的用反变量代替，则得到一系列与项。 (3)将这些与项相加即得逻辑式。 实用中通常先由真值表画卡诺图，然后 应用卡诺图化简法写出最简表达式。
长春理工大学电信学院
《数字电路逻辑设计》
二、逻辑函数的常见表达形式
逻辑式有 多种形式，采 用何种形式视 需要而定。各 种形式间可以 相互变换。
例如 Y AB BC ( A B )( B C )
A B BC A B B C
与-或表达式 或-与表达式 与非-与非表达式 或非-或非表达式 与-或-非表达式 或非-或非式 与-或-非式 用还原律
《数字电路逻辑设计》
2.1 逻辑代数
基本逻辑运算有 与 运算 ( 逻辑乘 ) 、 或 运算 ( 逻 辑加) 和 非 运算 ( 逻辑非)3 种。常用复合逻辑 运算有与非 运算、 或非 运算、 与或非 运算、 异 或运算和同或运算。
与运算 或运算 非运算
Y=A· B 或 Y=AB 入有 0 出 0 入全 1 出 1
长春理工大学电信学院
《数字电路逻辑设计》
2.1.6 逻辑代数中的常用公式
A + AB = A 推广公式： AB +AB =AB +AB AB+AC+BCD … =AB+AC
AB+AB=AB · AB = (A+B)(A+B) = AA+A B+AA+BB = A B+AB 思考：(1) 若已知 A + B = A + C，则 B = C 吗？ (2) 若已知 AB = AC，则 B = C 吗？
三变量逻辑函数的最小项有 23 = 8 个
A B C 最小项 简记符号 输入组合对应 的十进制数 m0 0 0 0 0 ABC m1 1 0 0 1 ABC m2 2 0 1 0 ABC m3 3 0 1 1 ABC m4 4 1 0 0 ABC
将输入 变量取值为 1 的代以原变 量，取值为 0 的代以反变 量，则得相 应最小项。
长春理工大学电信学院
《数字电路逻辑设计》
2.1.7 逻辑函数的两种标准形式
一、最小项的定义
1. 最小项的定义
在逻辑函数中，如果一个与项（乘积项）包含该逻辑函数的 全部变量，且每个变量或以原变量或以反变量只出现一次，则该 与项称为最小项。对于 n 个变量的逻辑函数共有 2n 个最小项。
三 变 量 最 小 项 表
2.1.3 逻辑代数中的基本定律
常量间的运算 0+ 0 = 0 0· 0= 0+ 1 = 1 0 1+0=1 0· 1= 1+1=1 0 1· 0= 逻辑变量与常量的运算 0 1· = 0– 11律 重迭律 互补律 1 0+A=A 1 + A= 1 A+A=A A+A = 1 A=A A· A =0 1 ·A = A A · 0 ·A = 0 1=0
Y=A＋B
入有 1 出 1 入全 0 出 0
入0 出 1 入1 出 0
长春理工大学电信学院
《数字电路逻辑设计》
与非运算
或非运算
与或非运算
入0 出 1;入全1 出 0 入 1 出 0;入全0 出 1 异或运算 同或运算
入相异出1 入相同出0
入相同出 1 入相异出 0
长春理工大学电信学院
《数字电路逻辑设计》
2.1.5 逻辑代数中的三个基本规则
一、 代入规则
二、反演规则
对任一个逻辑函数式 Y，将“· ”换成 “+”，“+”换成“· ”，“0”换成“1”， “1”换成“0”，原变量换成反变量，反变量 换成原变量，则得到原逻辑函数的反函数Y 。 变换时注意： (1) 不能改变原来的运算顺序。 (2) 原变量变成反变量，反变量换成原变量只对单 个变量有效，而对长非号保持不变。
[例] 化简逻辑式 Y AC AD BD BC 。 解： 应用 AC BC AC BC AB 应用 A AB A B AC BC AB D AC BC D
长春理工大学电信学院
《数字电路逻辑设计》
[例]
化简逻辑式 Y A B ABC AC 。
用摩根定律
解： Y A B ABC AC
A B AC A B C
应用 A AB A B
Y A B C ABC
长春理工大学电信学院
《数字电路逻辑设计》
2.2.2 用卡诺图化简逻辑函数
卡诺图是按照使相邻最小项在几何位置上也相 邻且循环相邻这样的原则排列得到的方格图。 因此卡诺图具有下面的特点：2 个相邻最小项 有 n 个变量相异，相加可以消去这 n 个变量， 化简结果为相同变量的与。
长春理工大学电信学院
《数字电路逻辑设计》
二、最大项的定义
1. 最大项的定义 在逻辑函数中，如果一个或项包含了该逻辑函数的全部变量， 且每个变量或以原变量或以反变量只出现一次，则称该或项为最大 项。对于 n 个变量的逻辑函数共有 2n 个最大项。
三变量最大项表
ABC 000 001 010 011 100 101 110 111 最大项编号 A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C 最大项 编号 1 1 0 1 1 1 1 1 A+B+C M0 A+B+C M1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 A+B+C M2 A+B+C M3 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 A+B+C M4 1 1 1 1 1 0 1 1 A+B+C M5 A+B+C M6 1 1 1 1 1 1 0 1 A+B+C M7 1 1 1 1 1 1 1 0 长春理工大学电信学院 最 大 项 值
摩根定律(又称反演律) 推广公式：
长春理工大学电信学院
《数字电路逻辑设计》
2.1.4 逻辑函数常用的表示方法 有：真值表、逻辑函数式、卡诺图和逻辑图。
不同表示方法各有特点，适宜不同的应用。
真值表通常用于分析逻辑函数的功能、根据 逻辑功能要求建立逻辑函数和证明逻辑等式等。
逻辑式便于进行运算和变换。在分析电路 逻辑功能时，通常首先要根据逻辑图写出逻辑 式；而设计逻辑电路时需要先写出逻辑式，然 后才能画出逻辑图。
n
长春理工大学电信学院
《数字电路逻辑设计》
CD AB
CD
CD
CD
CD
8 个相邻项合并消去 3 个变量 A
AB ABC D ABC D ABCD ABC D AB ABC D ABC D ABCD ABC D
ABCD+ABCD=ABD ABCD+ABCD +ABCD+ABCD
AB ABC D ABC D ABCD ABC D
AB BC
或 -与式
与非-与非式 转 与-或式 换 Y AB BC 方 AB BC 用还原律 法 举 A B BC 用摩根定律 例
Y ( A B)(B C )
( A B)(B C )
A B B C 用摩根定律
AB BC 用摩根定律 长春理工大学电信学院
最小项编号 ABC ABC ABC 最小项 编号
0 0 0 0 0 1 0 0
0 0 A B C m0 0 0 ABC m1 0 0 ABC m2 0 0 ABC m3 0 0 ABC m4 0 0 ABC m5 1 0 ABC m6 长春理工大学电信学院 0 1 ABC m7
《数字电路逻辑设计》
《数字电路逻辑设计》
2.2.1 逻辑函数的公式化简法
并项法 运用 AB AB A，
将两项合并为一项，并消去一个变量。
吸收法 运用A+AB =A 和 AB AC BC AB AC ，
消去多余的与项。
消去法 运用 A AB A B，消去多余因子。
A=0 配项法 通过乘 A+A=1 或加入零项 A· 进行配项，然后再化简。
长春理工大学电信学院
真值表
逻辑式
《数字电路逻辑设计》
逻辑式
(1)应用摩根定律和分配律等求出与或表达式。 (2)根据变量数 n 画出变量卡诺图。 (3)根据与或式填卡诺图。 将各级逻辑运算用相应逻辑门去实现。
卡诺图
逻辑式 逻辑图 逻辑图
逻辑式
根据电路逐级写出相应逻辑函数式。
长春理工大学电信学院
《数字电路逻辑设计》
将各圈分别化简 将各圈化简结果逻辑加
将逻辑等式两边的某一变量均用同 一个逻辑函数替代，等式仍然成立。
《数字电路逻辑设计》
三、对偶规则
对任一个逻辑函数式 Y，将“· ”换成 “+”，“+”换成“· ”，“0”换成 “1”，“1”换成“0”，则得到原逻 辑函数式的对偶式 Y 。
对偶规则：两个函数式相等，则它们的对偶式也相等。 变换时注意：(1) 变量上的非号不改变。 (2) 不能改变原来的运算顺序。
卡诺图主要用于化简逻辑式。 逻辑图是分析和安装实际电路的依据。
长春理工大学电信学院
《数字电路逻辑设计》
真值表、逻辑式、卡诺图和逻辑图之间可相互转换。
逻辑式 真值表 (1)按 n 位二进制数递增的方式列出输入变量的各 种取值组合。 (2)分别求出各种组合对应的输出逻辑值，并填入 表格。 (1)找出函数值为 1 的项。 (2)将这些项中输入变量取值为 1 的用原变量代替， 取值为 0 的用反变量代替，则得到一系列与项。 (3)将这些与项相加即得逻辑式。 实用中通常先由真值表画卡诺图，然后 应用卡诺图化简法写出最简表达式。
长春理工大学电信学院
《数字电路逻辑设计》
二、逻辑函数的常见表达形式
逻辑式有 多种形式，采 用何种形式视 需要而定。各 种形式间可以 相互变换。
例如 Y AB BC ( A B )( B C )
A B BC A B B C
与-或表达式 或-与表达式 与非-与非表达式 或非-或非表达式 与-或-非表达式 或非-或非式 与-或-非式 用还原律
《数字电路逻辑设计》
2.1 逻辑代数
基本逻辑运算有 与 运算 ( 逻辑乘 ) 、 或 运算 ( 逻 辑加) 和 非 运算 ( 逻辑非)3 种。常用复合逻辑 运算有与非 运算、 或非 运算、 与或非 运算、 异 或运算和同或运算。
与运算 或运算 非运算
Y=A· B 或 Y=AB 入有 0 出 0 入全 1 出 1
长春理工大学电信学院
《数字电路逻辑设计》
2.1.6 逻辑代数中的常用公式
A + AB = A 推广公式： AB +AB =AB +AB AB+AC+BCD … =AB+AC
AB+AB=AB · AB = (A+B)(A+B) = AA+A B+AA+BB = A B+AB 思考：(1) 若已知 A + B = A + C，则 B = C 吗？ (2) 若已知 AB = AC，则 B = C 吗？
三变量逻辑函数的最小项有 23 = 8 个
A B C 最小项 简记符号 输入组合对应 的十进制数 m0 0 0 0 0 ABC m1 1 0 0 1 ABC m2 2 0 1 0 ABC m3 3 0 1 1 ABC m4 4 1 0 0 ABC
将输入 变量取值为 1 的代以原变 量，取值为 0 的代以反变 量，则得相 应最小项。
长春理工大学电信学院
《数字电路逻辑设计》
2.1.7 逻辑函数的两种标准形式
一、最小项的定义
1. 最小项的定义
在逻辑函数中，如果一个与项（乘积项）包含该逻辑函数的 全部变量，且每个变量或以原变量或以反变量只出现一次，则该 与项称为最小项。对于 n 个变量的逻辑函数共有 2n 个最小项。
三 变 量 最 小 项 表
2.1.3 逻辑代数中的基本定律
常量间的运算 0+ 0 = 0 0· 0= 0+ 1 = 1 0 1+0=1 0· 1= 1+1=1 0 1· 0= 逻辑变量与常量的运算 0 1· = 0– 11律 重迭律 互补律 1 0+A=A 1 + A= 1 A+A=A A+A = 1 A=A A· A =0 1 ·A = A A · 0 ·A = 0 1=0
Y=A＋B
入有 1 出 1 入全 0 出 0
入0 出 1 入1 出 0
长春理工大学电信学院
《数字电路逻辑设计》
与非运算
或非运算
与或非运算
入0 出 1;入全1 出 0 入 1 出 0;入全0 出 1 异或运算 同或运算
入相异出1 入相同出0
入相同出 1 入相异出 0
长春理工大学电信学院
《数字电路逻辑设计》
2.1.5 逻辑代数中的三个基本规则
一、 代入规则
二、反演规则
对任一个逻辑函数式 Y，将“· ”换成 “+”，“+”换成“· ”，“0”换成“1”， “1”换成“0”，原变量换成反变量，反变量 换成原变量，则得到原逻辑函数的反函数Y 。 变换时注意： (1) 不能改变原来的运算顺序。 (2) 原变量变成反变量，反变量换成原变量只对单 个变量有效，而对长非号保持不变。
[例] 化简逻辑式 Y AC AD BD BC 。 解： 应用 AC BC AC BC AB 应用 A AB A B AC BC AB D AC BC D
长春理工大学电信学院
《数字电路逻辑设计》
[例]
化简逻辑式 Y A B ABC AC 。
用摩根定律
解： Y A B ABC AC
A B AC A B C
应用 A AB A B
Y A B C ABC
长春理工大学电信学院
《数字电路逻辑设计》
2.2.2 用卡诺图化简逻辑函数
卡诺图是按照使相邻最小项在几何位置上也相 邻且循环相邻这样的原则排列得到的方格图。 因此卡诺图具有下面的特点：2 个相邻最小项 有 n 个变量相异，相加可以消去这 n 个变量， 化简结果为相同变量的与。
长春理工大学电信学院
《数字电路逻辑设计》
二、最大项的定义
1. 最大项的定义 在逻辑函数中，如果一个或项包含了该逻辑函数的全部变量， 且每个变量或以原变量或以反变量只出现一次，则称该或项为最大 项。对于 n 个变量的逻辑函数共有 2n 个最大项。
三变量最大项表
ABC 000 001 010 011 100 101 110 111 最大项编号 A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C 最大项 编号 1 1 0 1 1 1 1 1 A+B+C M0 A+B+C M1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 A+B+C M2 A+B+C M3 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 A+B+C M4 1 1 1 1 1 0 1 1 A+B+C M5 A+B+C M6 1 1 1 1 1 1 0 1 A+B+C M7 1 1 1 1 1 1 1 0 长春理工大学电信学院 最 大 项 值
摩根定律(又称反演律) 推广公式：
长春理工大学电信学院
《数字电路逻辑设计》
2.1.4 逻辑函数常用的表示方法 有：真值表、逻辑函数式、卡诺图和逻辑图。
不同表示方法各有特点，适宜不同的应用。
真值表通常用于分析逻辑函数的功能、根据 逻辑功能要求建立逻辑函数和证明逻辑等式等。
逻辑式便于进行运算和变换。在分析电路 逻辑功能时，通常首先要根据逻辑图写出逻辑 式；而设计逻辑电路时需要先写出逻辑式，然 后才能画出逻辑图。
n
长春理工大学电信学院
《数字电路逻辑设计》
CD AB
CD
CD
CD
CD
8 个相邻项合并消去 3 个变量 A
AB ABC D ABC D ABCD ABC D AB ABC D ABC D ABCD ABC D
ABCD+ABCD=ABD ABCD+ABCD +ABCD+ABCD
AB ABC D ABC D ABCD ABC D
AB BC
或 -与式
与非-与非式 转 与-或式 换 Y AB BC 方 AB BC 用还原律 法 举 A B BC 用摩根定律 例
Y ( A B)(B C )
( A B)(B C )
A B B C 用摩根定律
AB BC 用摩根定律 长春理工大学电信学院
最小项编号 ABC ABC ABC 最小项 编号
0 0 0 0 0 1 0 0
0 0 A B C m0 0 0 ABC m1 0 0 ABC m2 0 0 ABC m3 0 0 ABC m4 0 0 ABC m5 1 0 ABC m6 长春理工大学电信学院 0 1 ABC m7
《数字电路逻辑设计》
《数字电路逻辑设计》
2.2.1 逻辑函数的公式化简法
并项法 运用 AB AB A，
将两项合并为一项，并消去一个变量。
吸收法 运用A+AB =A 和 AB AC BC AB AC ，
消去多余的与项。
消去法 运用 A AB A B，消去多余因子。
A=0 配项法 通过乘 A+A=1 或加入零项 A· 进行配项，然后再化简。
长春理工大学电信学院
真值表
逻辑式
《数字电路逻辑设计》
逻辑式
(1)应用摩根定律和分配律等求出与或表达式。 (2)根据变量数 n 画出变量卡诺图。 (3)根据与或式填卡诺图。 将各级逻辑运算用相应逻辑门去实现。
卡诺图
逻辑式 逻辑图 逻辑图
逻辑式
根据电路逐级写出相应逻辑函数式。
长春理工大学电信学院
《数字电路逻辑设计》
将各圈分别化简 将各圈化简结果逻辑加